inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

Basic SystemVerilog Testbench ( 회로설계 검증 )

[SIM 가이드] VCS 환경 이용 가능하신 분들

강의7 질문

해결된 질문

69

eunho.son

작성한 질문수 5

0

image.pngimage.pngimage.png

잘 작성한거 같은데 왜 ./run.sh: 허가 거부.....발생하는건가요?

verilog-hdl system-verilog verification system-verilog-dpi

답변 2

0

MetaEncore

eunho.son 님,

일단 관리상 "해결" 로 상태 변경해 놓겠습니다.

질문 구체화 되시면 여기에 답변 주시거나 다른 질문으로 해 주시면 됩니다.

감사합니다.

0

MetaEncore

eunho.son 님

이 질문은 좀 더 자세히 해 주시겠어요?
어떤 상황에서 어떻게 발생한 것인지요? 위의 캡쳐하신 것만 가지고는 알 수가 없어서요.

FIFO 질문

0

17

2

cache관련 질문 드립니다

0

37

1

수업자료내 출처 문의 드립니다.

0

31

2

보드 관련 질문 드립니다.

1

52

2

34장의 맛비 패턴 generator 관련 질문입니다!

1

51

2

34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?

1

53

1

환경설정 문

2

65

2

queue assignment pattern 문의 건

0

53

1

Mission 5 문의 건

0

80

2

강의 ppt 자료 요청건

0

87

2

미션tree

0

60

3

mission1 질문

0

68

3

Verilog Testbench DB 원본

0

61

1

Inline constraints 관련 질문

0

57

1

SystemVerilog Interface - 1에서 modport 관련 질문

0

69

1

FIFO read sequence waveform 관련 문의

0

92

2

EDAPlayground에서 코드 찾기

0

89

2

섹션 3. 20 DPI 이해하기 에서 DPI-C : Compile and Debug 부분 질문 입니다.

1

125

2

미션 3 로그 결과 문의

0

90

2

영상이 이상합니다.

0

90

1

sv에서 class에 대한 질문입니다.

1

73

1

'fork-join_none'으로 시작된 백그라운드 스레드의 종료는 어떻게 관리되나요?

0

84

1

SystemVerilog 내 program 이 top module 의 역할을 하는건가요?

2

138

2

강의문의

1

98

1