Basic UVM Testbench（回路設計検証）
MetaEncore
本講座を通じてUVM Class libraryについて理解し、UVMを使用したTestbench設計技法を習得することができます。
Basic
Verilog HDL, system-verilog, uvm
Basic SystemVerilog Testbench（回路設計検証）
SystemVerilog（システムベリログ）の基本文法とSystemVerilogのクラス（Class）を使用したテストベンチ（Testbench）設計技法を習得することができます。 また現場で使用されるEDA ToolであるSynopsys社のVCSを活用してハードウェア回路設計検証の全体基礎サイクルを経験し学ぶことができます。 関連検索語 システムベリログ、システムベリログ、SystemVerilog、ベリログ、ベリログ、Verilog、SOC、回路設計、回路検証、検証、Verification、チップ設計、チップ検証、Samsung電子、SK Hynix、新入教育、社内教育、Synopsys、VCS、半導体、就職、経歴、ファブレス
（5.0）受講レビュー 6件
受講生 56名
難易度 初級
受講期間 無制限
Verilog HDL
Verilog HDL
system-verilog
system-verilog
verification
verification
system-verilog-dpi
system-verilog-dpi
Verilog HDL
Verilog HDL
system-verilog
system-verilog
verification
verification
system-verilog-dpi
system-verilog-dpi
学習した受講者のレビュー
学習した受講者のレビュー
5.0
5.0
김민재
33% 受講後に作成
なかなか聞くことのできない内容の講義だと思います。 test coverageのような内容や実際の環境をどのようにセッティングするか、もしツールがなければどうすべきかなど、細かい内容まであって良かったです。 Verilog設計からSystemverilog検証にキャリアを変えるか悩んでいた矢先に上がって、良い講義でした。
5.0
ysw941121
31% 受講後に作成
SystemVerilogを詳細に学ぶことができて本当に良かったです。簡単で詳しい講義を探していたのですが見つからず、この講義に出会いました。目次で大体の内容を把握でき、序盤にどのような話をするのか主題について説明してくださったので理解するのに役立ちました。 また該当コードを実行できる環境を紹介してくださったので、作成したtestbenchを実行することができました。これにより結果物を知ることができてより実感できました。 さらにDUTについてDesignに関する説明も詳しくあったので、検証業務がどのようなことを検証するものなのか把握できました。 まだ講義を少し聞いただけですが、現在まで本当に満足しています。
5.0
martin
93% 受講後に作成
理論と実習がバランス良く進行されるため、大きく退屈することなく聞くことができました。 個人的にもう少し努力すれば良い程度にカリキュラムが整理されていて詳細なので、完全初心者でもアプローチしやすく、再び知識を身につける人にも満足のいく講義になると思います。 簡単にSystemVerilogを見ながら検証について関心が生まれましたが、 最近ホットな職群で職務である分、関心のある方々であれば必ず聞けば今後の就職市場でも本当に多くの助けになると思います。
受講後に得られること
SystemVerilog（システムベリログ）の回路検証関連文法
SVのClassを使用したTestbench設計方法
SystemVerilog TBのSimulation方法および検証Flow（VCS使用法）
単純な文法講義ではありません。
SynopsysとDUTで実装された
現場検証チームのワークフローをそのまま収録しました。
こんな方に
おすすめです
学習対象は
誰でしょう？
検証エンジニアとしてのスタートを夢見ている方々
Verilog TestbenchからSV TBへのskill upを希望される方々
前提知識、
必要でしょうか？
Linux環境でのcommand処理およびscripting
Verilogを使用したdesign and verification経験
118
受講生
14
受講レビュー
10
回答
5.0
講座評価
5
講座
AI（人工知能）やIoT（モノのインターネット）など、カスタムチップ（ASIC、特定用途向け集積回路）に対する市場の要求は高まっており、実際に多くのチップが設計されていますが、実質的な生活の変化にまでつながるケースは稀です。
多くのASIC設計が機能的にエラーがあったり、計画していた性能条件を満たせなかったりするためです。優れた半導体を作り、私たちの生活をより豊かにするためには、大規模化・複雑化した設計を扱える高度な機能および性能検証を提供するためのサービスが必要です。メタアンコールは、そのようなサービスを提供することで、人々に利益をもたらす半導体が増えることを目指している会社です。
共同知識共有者
カリキュラム
全体
47件 ∙ (10時間 3分)
講座資料（こうぎしりょう）:
授業資料
ミッション
講座掲載日:
最終更新日:
受講レビュー
全体
6件
5.0
6件の受講レビュー
rlaalswo8132670受講レビュー 2
∙
平均評価 5.0
修正済み
5
33% 受講後に作成なかなか聞くことのできない内容の講義だと思います。 test coverageのような内容や実際の環境をどのようにセッティングするか、もしツールがなければどうすべきかなど、細かい内容まであって良かったです。 Verilog設計からSystemverilog検証にキャリアを変えるか悩んでいた矢先に上がって、良い講義でした。
- metaencorehr知識共有者
김민재さん、 受講レビューありがとうございます。 多くのお役に立てれば幸いです。
- ysw9411217848
受講レビュー 1
∙
平均評価 5.0
5
31% 受講後に作成SystemVerilogを詳細に学ぶことができて本当に良かったです。簡単で詳しい講義を探していたのですが見つからず、この講義に出会いました。目次で大体の内容を把握でき、序盤にどのような話をするのか主題について説明してくださったので理解するのに役立ちました。 また該当コードを実行できる環境を紹介してくださったので、作成したtestbenchを実行することができました。これにより結果物を知ることができてより実感できました。 さらにDUTについてDesignに関する説明も詳しくあったので、検証業務がどのようなことを検証するものなのか把握できました。 まだ講義を少し聞いただけですが、現在まで本当に満足しています。
- metaencorehr知識共有者
ysw941121さん、 受講レビューありがとうございます。 お仕事のお役に立てれば幸いです。
- ahrckdwn6226
受講レビュー 1
∙
平均評価 5.0
5
93% 受講後に作成理論と実習がバランス良く進行されるため、大きく退屈することなく聞くことができました。 個人的にもう少し努力すれば良い程度にカリキュラムが整理されていて詳細なので、完全初心者でもアプローチしやすく、再び知識を身につける人にも満足のいく講義になると思います。 簡単にSystemVerilogを見ながら検証について関心が生まれましたが、 最近ホットな職群で職務である分、関心のある方々であれば必ず聞けば今後の就職市場でも本当に多くの助けになると思います。
- metaencorehr知識共有者
martin様、 受講レビューありがとうございます。 お仕事に大いにお役に立てれば幸いです。
- somisomisomsomi
受講レビュー 3
∙
平均評価 5.0
5
45% 受講後に作成SystemVerilogは初めて学んでみるのですが、すごく大学の講義みたいで良いですね！！ 今まではVerilogだけやっていたのですが、今回SystemVerilogを一度やってみてはどうかという話を聞いて、調べているうちにこの講義を受講することになったのですが、とても良いです！ 他の講義もいくつか聞いてみましたが、ちょっと軽くinterfaceだのclassだのといったことを少しずつ教えてくれるだけなのですが、これは細かく内容を全部扱ってくれるので、後で気になることがあったらここの目次から探してその部分だけもう一度聞いてみても良さそうです。ちょっと塾の講義というより本当に大学の原書の感じ？？全部指摘してくれるし、またその中でも重要なことだけまた指摘してくれるので、後で分からないことを調べるのも、また学んだことをすぐに活用するのも良いと思います ただ概念を羅列するだけでなく、始める時にこういう構造でこういう役割をするということを指摘してくれるので、概念を聞いている最中にも、あ、だいたいこういう内容なんだな、こういう機能をするんだなと推測できて、より聞きやすかったと思います basicと言っていますが、実はbasicじゃないと思うし😆😆😆例題も説明が詳しく載っているので、それでも一人でtestbenchを一つ作成して回してみて、またシミュレーションを回す方法も詳しく説明してくれてとても良かったし、スクリプトもあってとても良かったです！！後でここで他の機能やシーケンス？？BFM？？？こういうのを追加して回してみて、coverageも高めてみればbasicは卒業できそうです😊😊 すぐにデザインを一つ渡されてtestbenchを作成することかと思いましたが、それでもdesignが何なのか説明もあって、またapbが何なのかcompleterが何なのかこういうことも書いてあるので、だいたいあ、これを検証しろということなんだなと分かってとても良かったし、また講義で分からないことが出てきて質問させていただいたのですが、とても詳しく説明してくださって感謝しました！ 私は講義を完全におすすめ！！満足しています😊😊周りにも少し紹介しました！！！！ 電子科特にverilogを勉強された方には、わざわざsystemverilogをやらなくてもverilog勉強用としても良いと思います。実習資料にverilogコードもあります！！
- metaencorehr知識共有者
サルアレルギーバナナさん、 受講レビューありがとうございます。 様々なフィードバックもいつでも歓迎しています。
- frioct
受講レビュー 1
∙
平均評価 5.0
￥53,812
MetaEncoreの他の講座
知識共有者の他の講座を見てみましょう！
似ている講座
同じ分野の他の講座を見てみましょう！
