なかなか聞くことのできない内容の講義だと思います。
test coverageのような内容や実際の環境をどのようにセッティングするか、もしツールがなければどうすべきかなど、細かい内容まであって良かったです。
Verilog設計からSystemverilog検証にキャリアを変えるか悩んでいた矢先に上がって、良い講義でした。

rlaalswo8132670

SystemVerilog（システムベリログ）の基本文法とSystemVerilogのクラス（Class）を使用したテストベンチ（Testbench）設計技法を習得することができます。
また現場で使用されるEDA ToolであるSynopsys社のVCSを活用してハードウェア回路設計検証の全体基礎サイクルを経験し学ぶことができます。

関連検索語
システムベリログ、システムベリログ、SystemVerilog、ベリログ、ベリログ、Verilog、SOC、回路設計、回路検証、検証、Verification、チップ設計、チップ検証、Samsung電子、SK Hynix、新入教育、社内教育、Synopsys、VCS、半導体、就職、経歴、ファブレス

metaencorehr

Basic SystemVerilog Testbench（回路設計検証）

김민재さん、
受講レビューありがとうございます。
多くのお役に立てれば幸いです。

검증

회로설계

회로검증

시스템베릴로그

MetaEncore

Veri-Fun

입문

초급

중급이상

베릴로그 HDL

Verilog HDL

system-verilog

verification

system-verilog-dpi

講座の概要及び環境説明

SystemVerilog Testbench 構造

検証のためのSystemVerilog Language基礎

検証のためのSystemVerilog Class

Concurrency と Inter-thread Communication

Functional Coverage