묻고 답해요
167만명의 커뮤니티!! 함께 토론해봐요.
인프런 TOP Writers
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
비바도리눅스설치
안녕하세요 🙂[1. 질문 챕터] :섹션2[2. 질문 내용] : 비바도 설치영상이 섹션2에 2,3강의가 필수영상이라나와있는데 두강의 모두 설치를하는건가요?아니면 두개중하나만 고르는건가요??[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
전체path복사넣기
안녕하세요 🙂[1. 질문 챕터] : 15:21 [2. 질문 내용] : 저는 영상처럼 pwd치고 /home/hyuk/tools을 복사넣기 하려고 해도 tools/가 백스페이스로 지워지지않는데 어떻게 해야하나요?? [3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================
-
해결됨디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기
수강기간변경
수강기간이 얼마 남지않아 이전의 QnA를 확인해보니 무제한으로 변경가능한거같아 무제한으로 변경 문의드립니다.
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
안녕하세요 🙂[1. 질문 챕터] : 필수과정! Xilinx Vivado 2022.2 설치 (~..)[2. 질문 내용] : Vivado 2025.2 리눅스 설치 후 에러 발생 및 해결방법(에러 로그 : application-specific initialization failed: couldn't load file "libxv_commontasks.so": libtinfo.so.5: cannot open shared object file: No such file or directory) [3. 시도했던 내용, 그렇게 생각하는 이유] : sudo apt install libtinfo5: libtinfo5 패키지 구버전 호환 문제로 실행 에러 발생, 설치 후 에러 해결 AI 만세
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
안녕하세요 🙂[1. 질문 챕터] : fpga 환경 설정 위해 vitis 설치 챕터입니다.[2. 질문 내용] : 24.1 버전 받는 중이고, 내장 ssd 용량 문제로 alveo kria versal 체크박스 해제후 받는중입니다. chat gpt 가 그 정도 받아도 수업 듣는데 문제 없다 그래서 받는 중인데, 역시 걱정되네요. 맛비님 수업 다 들으려고 계획 중인데, 저런 고급 옵션 꺼버려도 되나요? 안되면 외장 ssd 에 설치 예정입니다. nvme(?)가 아니라서 좀 느릴 수 있다고(이번에도 chat gpt 조언입니다. ㅠㅠ) 해서 내장 ssd 에 까는중입니다. 괜찮을지 모르겠어요. 안되면 내일 다시 외장 ssd 에 설치하려합니다. ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
explorer.exe오류
안녕하세요 🙂[1. 질문 챕터] : 1장 8분2초[2. 질문 내용] : explorer.exe를 실행하면 -bash: /mnt/c/WINDOWS/explorer.exe: cannot execute binary file: Exec format error 이런 에러만 나옵니다 빨리 공부하고싶은데 한단계 나아갈때마다 에러가 나오네요 ㅠㅠ [3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
mobaxterm설치오류
안녕하세요 🙂[1. 질문 챕터] : 3분38초[2. 질문 내용] : mobaxtrem설치를 영상을 보고 그대로 따라했는데 계속 설치오류가 뜨네요 ][3. 시도했던 내용, 그렇게 생각하는 이유] : ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
vitis 설치 관련 질문 있습니다!
안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) verilog season1강의를 들을때 우분투를 설치하고 리눅스환경에서 vivado를 설치했습니다. 그런데 여기서는 window에서 vivado가 설치되면 vivado가 총 두개 설치되는 건가요? 용량은 상관없습니다만 겹치는건 아닌지 궁금합니다.버전은 현재 2025.2까지 나와있는데 강의에서 쓴 2020.2(혹은 2022.2)를 설치하는게 좋을까요? HDL season1 강의에선 강의랑 같은 버전으로 설치했습니다. 이 강의에선 window를 사용한다면 이 강의 만큼은 리눅스 환경을 안쓰는걸까요? 아니면 나중에 연계가 되는걸까요?
-
해결됨디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기
프로그램 종류
안녕하세요 제가이미 학교에서 디지털시스템과목으로 비바도 프로그램을쓰고있는데 이 프로그램으로 계속 강의를 진행해도 문제가없을까요??
-
미해결설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)
22장 vaild/ready
22장 4m쯤 Module 부분입니다. s_ready를 보면m_valid =0이거나m_ready = 1이면s_ready가 1이 되도록 되어있습니다. m_ready가 1일때만을 가지고 s_ready의 값을 결정할 수 있다고 생각했는데m_ready = 0 & m_valid = 0 인 경우때문인건가요?이 경우도 유효한 data 값을 가지고 있지 않지만 master가 준비가 되어있지 않기 때문에s_ready 값을 1로 올리면 안되지않나요?
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
./build시, waveform 'divide color' 사용
안녕하세요 강의와 직접적으로 관련된 질문은 아니고tool관련한 질문입니다. HDL 20장 강의(12m)에서 설계독학맛비님같이, waveform의 object들을 divide color를 이용해서 구분짓고 싶은데이상하게 버튼이 막혀져 있어 질문 남깁니다. 따로 ./build를 통해 waveform을 볼때는 divide color를 사용할 수 없나요?
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
Latch와 관련하여 (Time borrowing, Latch-based design)
안녕하세요 🙂강의 내용 중 case 구문에서 defualt 관련하여 말씀하시며latch를 언급하신 적이 있었습니다. 이전에는 단순히 latch 생성을 피해야 하는 이유로 비용만 생각을 했었는데,강의를 듣고 더 찾아보니 타이밍 분석이 가장 큰 원인임을 알게 되었습니다. latch로 인해 타이밍 분석이 어려워지는 것을 Time borrowing이라고 부른다는 것을 알게 되었고, 관련하여 더 찾아보았는데 오히려 time borrowing기법을 도입하기 위해 일부러 latch를 사용하는 경우도 있는 것을 알게 되었습니다. ("Latch-based Design") 실제 현장에서 정말로 Latch-based Design을 사용하곤 하는지 궁금하여 질문 남깁니다.
-
미해결설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)
output, reg 선언
안녕하세요 🙂설계독학맛비님이 작성하신 코드를 보니,output같은 경우에module에서 선언하실 때는 output o_dout; 처럼 하시고따로 reg dout; 을 선언하신 뒤에(코드상에서 o_dout과 dout값이 같다고 가정)assign o_dout = dout;으로 작성을 하셨더라구요 이는 가독성때문인지 혹은 그냥 맛비님의 스타일인 것인지,아니면 다른 이유가 있어서 다음과 같이 작성하신건지 궁금합니다. 강의를 듣기 전에 제가 설계를 진행하였을 때는처음부터 output reg d_out; 했어서 이런 질문을 드립니다.또 module input, output을 작성할 때 어떤 output이 reg type인지 몰라서 그렇다면이후에 reg로 선언할 때도 dout이 아닌 원래 output인 o_dout을 이용해서reg o_dout; 처럼 작성해도 되지않나 싶어서요 ! 의미없는 질문인 것같지만 갑자기 궁금증이 생겨 이렇게 질문 남깁니다 ..ㅎㅎㅎ 감사합니다.
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
안녕하세요 🙂[1. 질문 챕터] : chapter 1(환경 알아보기)예제 마지막 부분입니다.[2. 질문 내용] : build는 바로 안되어서 chmod +x build 간신히 했는데, clean 은 명령어 정확히 적어도 안되고, chmod 로 하면 찾을 수가 없다 그래서 type 명령어 써서 봤더니 역시나 clean 이란 명령어가 없다고 나오네요. [3. 시도했던 내용, 그렇게 생각하는 이유] : 폴더도 맞고 명령어도 슬래시랑 점 다 제대로 찍었는데 안되는건, 혹시 clean 이란 명령어를 bashrc 에 따로 적어줘야 하는건지 궁금해요. mobaxterm 에 ubuntu 는 22.04 쓰고 있습니다.
-
미해결설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)
gvim
안녕하세요 🙂 verilog HDL 시즌2로 처음 설계독학맛비님의 수업을 듣게 된 학생입니다.다름이 아니라 10분쯤에 파일을 열기 위해 사용하신 gvim을 따라 사용하니 맛비님과 다른 화면이 나와 질문글을 남깁니다. 첫번째론 gvim을 찾을 수 없다고 나와 이어서 나온 설명대로 3가지를 install한 후 다시 실행하자 화면이 다른 것을 알게 되었고 그제서야 보니 맛비님은 gvim, 저는 neovim으로 되어있는 것을 보았습니다. 큰 문제는 아니나, 제 화면에서는 코드 확인과 수정 정도만 가능하지만 맛비님의 화면에서는 file부터 edit, tools, window 등 다양한 버튼이 있어 가능하면 똑같은 GVIM을 사용하고 싶은데 어떻게 하면 되는지 알려주시면 감사하겠습니다. [1. 질문 챕터] : HDL 22장 10분쯤[2. 질문 내용] : gvim 관련하여[3. 시도했던 내용, 그렇게 생각하는 이유]아래의 화면과 같이 sudo pat install neovim-qt , vim-gik3, vim-motif을 실행 ㄴ
-
해결됨회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project
Active load differential amp 질문
안녕하세요 삼코치님.다름이 아니라 CMRR을 시뮬레이션 하는 과정에서 다음과 같이 동영상과는 Phase가 사뭇 다르게 나와서 질문드립니다. DC operation은 모두 saturation에 있는 것 같습니다.bias current잡는 밑의 두 트랜지스터만 L1u W4u로 하고 나머지는 L과 W모두 1u로 했습니다. 그리고 Vcm과 Vdm을 각각 따로 보면 저렇게 보이고 이걸 나누면 저렇게 되는데,magnitude는 동일한데 phase가 다르게 나옵니다. GPT한테 물어보면 phase는 별로 중요하지 않다고 나오는데 CMRR에서 phase는 별로 중요하지 않은 값이고 저렇게 나온 것도 정상적인 건지 여쭤보고 싶습니다.또 CMRR을 구할 때 ADM/ACM으로 구하는데 gain이 아닌 voltage값으로 구해도 동일한 건지 여쭙고 싶습니다.(생각해봤을 땐 Vinp랑 Vinn을 예를 들어 AC 1/-1이 아닌 1/0으로 해서 Vout을 Gain으로 하려고 한 게 아닌가 싶습니다)Slew Rate도 다음과 같이 굉장히 가파르게 나오는데 이렇게 나와도 되는 건가요? ㅜㅜ 안좋은건지 여쭙고 싶습니다. 4. 또한 추가적으로 ICMR은 시뮬레이션을 안하는지도 궁금합니다.강의를 이렇게 올려주셔서 잘 듣고 있습니다. 항상 감사드립니다.
-
해결됨디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기
안녕하세요 강의 도중 궁금한 점 있어서 질문드립니다!
강의 도중에 간단히 NAND나 NOT에 대한 질문이 나올 수 있다고 하셨는데, 모든 논리회로의 기초가 되는 NAND정도는 그리겠지만 디코더나 카운터 같은 복잡한 회로도 논리기호로 바로 표현하거나 CMOS로 그릴 줄 아는 수준까지 외워야될까요? 그리고 약간 이상한 질문일 수도 있겠지만, 취업을 위해서 베릴로그 코딩 구현 능력이 얼마나 있어야 되는지도 궁금합니다. 구현 능력이라 함은 면접에서 종이 한장을 주고 여기서 당장 4비트 FA에 대한 코드를 적어봐라, 라고 시킬 수도 있을까요?설계를 할 때 처럼 전체적인 스켈레톤 코드나 의사코드를 작성하고나서 세세한 것은 AI나 서치를 이용해서 한다면 쉽겠지만 이게 아예 백지상태에서 엄밀한 코드를 작성하는 것은 쉽지 않으니까요...쉽게 말하자면 소프트웨어 분야에서 취업할때 코딩테스트 보는것마냥 면접을 진행하는지 궁금합니다.
-
미해결설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
안녕하세요 설치 관련 질문 드립니다.
안녕하세요 다운이 home/matbi/tools 에 설치가 되지 않고, home/tools 라는 폴더에 설치가 되고 있습니다. 이 경우는 어떻게 대처를 해야 하나요
-
미해결설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
FPGA 공식문서 읽는법
안녕하세요. 회사에서 FPGA 로직 설계 및 보드 개발 부서에 배치되서 일을 하는데,verilog랑 fpga쪽을 몰라서 강의를 구매해서 듣고 있는데, 일을 하면서 보니까 공식 문서를 보면서 fpga spec(Bank 등등), ip의 phy나 altera사 nios등) register map이나 동작, 회로 등을 파악하는게 필요한것 같은데 처음이고 어떻게 읽어야하는지 어떻게 접근해야하는지에 어려움을 느끼고 있는 상황입니다….혹시 이런 부분에서 어떻게 시작하셨는지, 현업에서 프로젝트를 진행하시면서 강의에서 처럼 제품군 선정하고 이럴때 이런 부분들을 고려하실 것 같은데, 공식 문서에서 어떤 부분들을 읽고 체크하시는지, 도움이 되는 자료가 있는지 질문드립니다.감사합니다.
-
해결됨디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기
수강기간 변경관련
Q&A들을 보다보니 기존 수강자들도 수강기간을 무제한으로 변경 가능하다는 내용이 있어 수강기간 무제한으로 변경 요청드리고 싶습니다.