inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

[HDL 22장] 모듈간의 정확한 Data 전달을 위한 Valid / Ready Handshake I/F - 실습편

gvim

63

2023111762

작성한 질문수 7

1

안녕하세요 🙂

 

verilog HDL 시즌2로 처음 설계독학맛비님의 수업을 듣게 된 학생입니다.

다름이 아니라 10분쯤에 파일을 열기 위해 사용하신 gvim을 따라 사용하니 맛비님과 다른 화면이 나와 질문글을 남깁니다.

 

첫번째론 gvim을 찾을 수 없다고 나와 이어서 나온 설명대로 3가지를 install한 후 다시 실행하자 화면이 다른 것을 알게 되었고 그제서야 보니 맛비님은 gvim, 저는 neovim으로 되어있는 것을 보았습니다.

 

큰 문제는 아니나, 제 화면에서는 코드 확인과 수정 정도만 가능하지만 맛비님의 화면에서는 file부터 edit, tools, window 등 다양한 버튼이 있어 가능하면 똑같은 GVIM을 사용하고 싶은데 어떻게 하면 되는지 알려주시면 감사하겠습니다.

 

 

[1. 질문 챕터] : HDL 22장 10분쯤

[2. 질문 내용] : gvim 관련하여

[3. 시도했던 내용, 그렇게 생각하는 이유]

아래의 화면과 같이

sudo pat install neovim-qt , vim-gik3, vim-motif을 실행

image.png

 

 

image.png

 

verilog-hdl fpga 임베디드 amba

답변 1

0

설계독학맛비

안녕하세요 🙂

vim 은 커스터마이즈가 가능한 자유로운 에디터 입니다.

우분투 상에서 gvim 을 설치 명령어는

sudo apt install vim-gtk3

즐공하세요 🙂

1

2023111762

제가 neovim을 먼저 설치해서 나중에 설치된 gtk3은 무시되었나보네요 ㅎㅎ
neovim apt를 삭제하니 해결됐습니다 :)

0

설계독학맛비

확인 감사합니다. 즐공하세요 🙂

[HDL 32장-2부] 참고 링크 관련

1

35

2

[HDL 22장] F/F CE 관련 질문

1

45

2

13강에 언급된 강의 내용 질문

1

61

2

22장 vaild/ready

1

97

1

output, reg 선언

1

80

3

fifo의 stall과 퍼포먼스 드랍

1

59

2

Design Valid I/F

1

74

2

valid/ready 스트림 구조 관련 질문이 있습니다!

1

90

2

IDLE state의 시점관련

1

64

2

skid buffer의 handshake 방향이 반대로 되어 있는 이유

1

109

3

[wdma] AWLEN_w의 값이 1일 경우 r_burst_cnt_w와 AWLEN_w의 async 인한 bready 발행X 이슈?

1

71

2

system verilog 사용이유.

1

132

2

AXI_VIP 사용 시 glitch 발생

1

96

1

왜 배속이 안되요?

1

114

2

다이어그램 이해

1

71

2

27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기

1

75

2

27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기

1

90

3

[HDL 38장: RDMA 코드 실습편] MOR fifo에서 "ARLEN_r" 존재의 이유가 궁금합니다

1

113

2

[HDL 35장 AXI-Stream I/F 실습편] sync_fifo 사용 이유

1

129

1

예외처리 관련 질문

1

78

2

AXI의 ID의 역할은?

1

190

2

28장 강의 AXI 이론편관련질문

0

112

1

37장 Data bit width 질문

1

59

2

SPI, I2C, UART, Ethernet 인터페이스 사용법

1

240

2