- 사용하고 싶은 ST 보드명: NUCLEO_F439ZI- 사용하시는 컴파일러(stm32cubeide) 버젼: 1.19.0- 기타: .

안녕하세요, 7:59초에서 하시는 것처럼 디버그 아이콘을 눌렸는데 계속 st link를 찾을 수 없다고 뜹니다. st link 드라이버도 설치했는데도 오류가 나는데 어떻게 해결하면 될까요? 

안녕하세요 🙂[1. 질문 챕터] : 6:45[AI HW Lab2] CNN Verilog HDL Practice 1 (Simulation) - 문제설명편 ppt[2. 질문 내용] : AB_BW는 왜 23bit인가요? 20bit+log2(3*3)+8bit 이 되어야 하지 않나요?[3. 시도했던 내용, 그렇게 생각하는 이유] : 8bit - 255까지니까 1bit만 추가하면 255까지 범위를 포함 가능하므로 23bit가 된 거라고 생각했습니다.

안녕하세요  과제7의 AXI 프로토콜 강의 자료에서 .sv 파일을 다운 받았는데 이미 모든 코드가 작성되어 있습니다...제가 실습해 볼 수 있는 자료는 어디 있을까요? 감사합니다

안녕하세요 🙂[1. 질문 챕터] : [AI HW Lab1] CNN Core C 코딩 (Golden Model 만들기)[2. 질문 내용] : 다음 그림에서 input FM이 왜 KX*KY개 만큼 있는지 이해가 잘 되지 않아요. input FM은 input이니까 X*Y개만큼 있고, kernel이 KX*KY만큼 있는 것 아닌가요? 그리고 weight는 kernel을 말씀하시는 것 아닌가요? 밑의 두 그림을 연결지어 보니까 이해가 잘 안 됩니다.제가 이해해보기로는 아래 그림에서 빨간 영역에 해당하는 것 1번의 연산에 해당하는 부분이라고 이해하면 매칭이 되는 것 같은데 맞게 한 것인지 잘 모르겠어요.

안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================input valid 신호를 작성하는 것은 알겠으나 왜 output valid 신호를 3bit로 작성하여 아래와 같은 코드로 선언하는 것인지 이해가 도무지 안 되네요.. 설명 부탁드립니다. reg [2:0] r_valid; reg [63:0] r_power_of_2; reg [63:0] r_power_of_4; reg [63:0] r_power_of_8; wire [63:0] power_of_2; wire [63:0] power_of_4; wire [63:0] power_of_8; //flow of valid always @(posedge clk or negedge reset_n) begin if (!reset_n) begin r_valid <= 3'd0; end else begin r_valid <= {r_valid[1:0], i_valid};

안녕하세요 🙂[1. 질문 챕터] : [AI HW lab3] CNN Verilog HDL Practice4 (FPGA)[2. 질문 내용] : 저는 zynq가 아니라 spartan7 fgga484 xc7s75를 쓰고 있는데, IP integrator를 사용할 때, zynq processing system 대신 어떤 걸 배치해서 해야하나요?[3. 시도했던 내용, 그렇게 생각하는 이유] :  

안녕하세요, 질문이 있어서 글 남깁니다. 킥보드를 조립하여 간단히 테스트 해보았는데 주행 후 쓰로틀을 놓아도 관성으로 인해 모터가 돌아가다가 멈추게 되는데 이때 전류값이 크게 관측되더라구요. gpt에 물어보니 모터가 돌아가면서 발전기가 되어 보드 측에서 측정되는 것 같은데 펌웨어적으로 수정할 수 있을까요? 하드웨어 적으로 잘은 모르지만, 쓰로틀을 놓았을 때는 하단 스위치만 on을 하는 방법이 괜찮은 방법일지 궁금합니다. (혹은 다른 방법이 있다면 안내 부탁드립니다.) 혹시 강사님께서도 테스트 하실 때 이런 경우가 있으셨는지도 궁금합니다. 감사합니다.

HSI 정리문서에서 Excell 자료에서 쓰로틀 다항식을 차트로 만드셔서 구하셨습니다. 엑셀 자료에 인자 값에 대하여 궁금합니다., A열과 B열의 데이터를 넣고 차트를 그려서 다항식 수식이 만들어 지는데,A열은 쓰로틀의 전압은 1.1v부터 동작하여 전압분배의 최대값인 2.6v까지 하여 0.1V step으로 데이터를 기입한 건 이해가 됩니다.B열의 CCR값은 어떤 계산된 데이터를 넣으셨는지 궁금합니다.  

HDL 22장 8분 쯤에Design Valid I/F를 Season1에서 했다고 했는데어디서 했을까요?

SRAM 기본 모델링 코드 작성후, RTL view통해서 확인시에 dout 값이 모두 xxxxxx로 처리가 되는데, TB 작성에도 문제가 없어보여 고쳐야할 부분이 있는지 문의드립니다.    

U(A)상,V(B)상,W(C)상 제어를 위한 코드에서TIM1을 이용해서 3상에 20KHz의 PWM을 신호를 발생 시키는데. 여기서 2가지 질문이 있습니다. 20KHz의 PWM 선정 조건이 있는지 궁금합니다. 단순 실험적 조건인건지, 아니면 하이사이드의 충전 시간 등 어떠한 고려 사항을 토대로 선정을 하셨는지 궁금합니다. 20KHz의 상보 동작의 구동방식에서 어떤식의 코드에서 상단만 PWM이 들어가고 하단은 상보동작의 ON/OFF 시스템이 되는지 궁금합니다.아마, Set_Phases 함수인거 같은데 해당 부분에 부연 설명 좀 부탁드리겠습니다.

안녕하세요. 해당 강의에서 유니폴라 PWM제어 방식에서 상단 스위치만 PWM을 해서 구동을 하신다고 하셨습니다. 여기서 상단만 PWM , 하단은 ON/OFF 제어를 통해 스위칭 손실 감소와, 전류센싱에 유리한 점은 이해됩니다.하지만, 상단 스위치 PWM의 경우는 상단 MOSFET이 LOW일때, 부트스트랩 커패시터가 충전을 하게 되는데, 듀티비가 잘못계산되어 충전 기회가 적어서 Rds(on)이 증가되어 발열이 나거나, 심한경우 MOSFET이 ON이 안되는 경우가 생기지 않나요? 구동의 안정성은 상단 PWM보단 하단 PWM 제어가 더 안정성이 높지 않나요?

안녕하세요. 인버터 설계시 부트스트랩 커패시터 관련 문의드립니다.현재 영상에서는 부트스르탭 커패시터로 C60 (100nF) 을 사용하셨습니다. 인버터 설계시 부트스트랩 회로에서의 부트스트랩 커패시터와 PWM의 주파수가 적절해야 하는걸로 알고 있습니다.혹시 100nF으로 설계하신 이유가 아래의 사양서상 추천 용량을 사용하신 건가요? (0.022µF to 0.1µF local decoupling capacitor is recommended between the HB and HS pins.)혹시 그렇다 하시면, 해당 커패시터에 걸리는 충전전압 11.3V이므로 정격 전압은 15V 이상의 커패시터 전압용량으로 선정해야 안전한건가요?

3:38초 부근에서 30A전류에 Ron=1 에서 P가 30W가 아니라 900W아닌가요?

안녕하세요 강의 따라 하는 도중 0:53초 화면에서 Finish 누르면 아래 화면처럼 뜨는데 해결 방법을 알 수 있을까요? 

안녕하세요 강의 잘보고 있습니다.타이머 2는 최대가 72MHz니까 굳이 외부 크리스탈 안써도 사용이 가능하지요?

quartus를 쓰면 gate level로 합성되게 되는 반면에, vivado를 쓰면 주로 LUT형태로 합성이 되는데 왜 그런지 궁금합니다! 그리고 vivado에서 power, timing 분석하려고 하는데, power는 잘 뜨는데, 각 port마다의 timing이 아무것도 안나옵니다. vivado에서는 어떻게 설정해야하는지 궁금합니다.

안녕하세요. 좋은 강의를 열강 하다 보니 질문이 계속 생겨서 귀찮게 해드리는거 같아서 죄송합니다.2가지 질문이 있습니다.SMPR2 주석에 6.2us의 주기가 있는데, 이것이 혹시 Tconv 시간을 말씀하시는건가요? 맞다면, 6.2us가 아니라 7.5us가 아닌가요?(Tconv = (sampling + conversion)*CLK = (56+12)* 111.1ns(9MHz) = 7.5us)이번강좌에서 쓰로틀을 ADC로 읽는 과정에서 ADC Conversion mode를 single 로 하셨는데,이렇게 되면 매번 코드에 SWSTART 반복과 EOC 대기를 을 진행해야 해서 CPU에 부하가 많이 걸리지 않나요? 어차피 While문 루프고, 쓰로틀은 계속적인 모니터링이 필요한 Analog 값이니 Continuous Conversion을 통해 1번만 트리거를 걸고 지속적으로 값을 모니터링을 하는게 더 효율적인 방법인거죠? 

안녕하세요 🙂9장 Vitis Serial Terminal 을 통해 register에 Write, Read까지는 진행을 완료하였습니다.Zybo Z7-10 보드를 사용하고 있어 보드의 차이로 인해 led 점등 시간 제어가 안되는거 같습니다. 다른 분도 동일한 어려움을 겪으신거 같은데 "ip를 다시 생성하고 시도해서" 해결한 것으로 확인됩니다. 저 또한 여러번 ip 재생성과 여러 버전의 Vivado, Vitis를 사용하여 시도하였으나 모두 실패하였습니다. (2020.2, 2022.2, 2023.1)툴 버전의 문제는 아닌것으로 파악되며 보드의 차이로 인한 문제라고 밖에 생각되지 않는 상황입니다. 어떤식으로 해결을 할 수 있을지 조언 부탁드립니다. 감사합니다.