inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

Basic UVM Testbench ( 회로 설계 검증 )

Configuration Mechanism

uvm config db에 대해 궁금한 점이 있습니다.

해결된 질문

72

디린이

작성한 질문수 3

0

안녕하세요, 강의 보다가 궁금한 점이 생겨 질문드립니다.
configuration mechanism 강의에서 1분 45초부근에 uvm_config_db는 싱글톤 오브젝트라고 하셨는데

1.uvm_config_db의 오브젝트는 어디서 선언하는건 지 궁금합니다,

  1. 파라미터화된 메쏘드를 사용한다는건 타입별로 싱글톤 오브젝트가 있는건가요?
    감사합니다.

verilog-hdl system-verilog uvm

답변 1

0

MetaEncore

@디린이 님,

1번은 uvm_config_db는 UVM base class 에 이미 선언이 되어 있는 것을 저희가 사용하는 것입니다. Accellera 에서 down 받으신 UVM base class를 보시거나, EDA tool들의 설치 directory에 있는 UVM base class를 찾아 보시면 정의되어 있는 부분을 보실 수 있습니다. 싱글톤 오브젝트 이기 때문에 한번 사용이 되면 이 오브젝트는 오직 한 개만 존재하게 됩니다.


2번은 싱글톤 오브젝트에 파라미터가 있는 경우를 말씀하신 것 같은데요. 파라미터가 다르게 설정되면 다른 클래스가 되고, 이 또한 파라미터 설정에 따라서 다른 싱글톤 오브젝트가 생성이 됩니다. 그래서 같은 파라미터인 것은 오직 한개만 존재하는 것이죠.

답변이 되셨는지요?

0

디린이

넵, 감사합니다.

CDC 예제 및 메타스테빌리티 관련 질문 드립니다.

1

11

2

VCS 환경 테스트 문의

0

17

0

Vivado 설치 / download 불가

1

39

2

L2_P12_priority_data_controller 코드 리뷰 부탁드립니다.

1

59

2

메모리 리셋 관련 질문 드립니다.

1

55

2

RTL_ROM이 무엇인지 알고 싶습니다.

1

64

2

인터럽트 컨트롤러 요청 처리와 처리 완료 구문 중 이해가 안되는 내용이 있습니다.

1

72

2

enable_latch가 F/F이 아니라 래치인 이유가 궁금합니다.

1

68

2

카페 등업신청

0

60

1

fpga

1

80

2

test class의 constructor 부분을 보다가 궁금한 점이 있어 질문드립니다.

0

51

1

FPGA 연결 확인 방법

0

77

1

lwip 실험중 오류 상황

0

76

2

이 강의 zboz7보드에서도 실행 가능한가요?

1

76

1

강의자료 기한 연장 + 로드맵 문의

0

77

2

Chapter 16 FSM 관련 질문

1

103

2

강의 환경(linux) 관련 질문

1

118

2

강의자료 업로드 될까요

0

77

2

output.txt가 이상하게 나옵니다.

1

89

2

L2_P08 SRAM 코드 리뷰 부탁드립니다.

1

94

2

Arty Z10 관련 문의

1

95

2

season 2 코딩테스트 강의에 대한 문의드립니다.

1

82

1

4:1먹스 구현방식에 대한 질문입니다.

1

76

2

강의자료 PDF 어떻게받나요?

0

118

2