[자동화 실습 2-2] Monte Carlo PDK 모델링 및 몬테카를로 시뮬레이션 50회 진행하기자료에서 tsmc018_MC.lib 파일이 있어야 될거 같은데tsmc018_CN.lib 코너 파일이 있는거 같습니다.자료 확인 부탁드립니다.

 quartus에서 문법오류로 강의에서 설명해주신 것과 같이testbench와 rtl파일들을 복사 붙여넣기 하여 run를 하였으나 다음과 같이 아무런 신호도 나오지 않습니다.

제공해주신 testbench 파일을 synthesis 돌리니다음과 같은 에러가 나왔습니다. 따로 검색을 하니 iff는 Quartus에서 지원하지 않는 문법이라는 답만 얻을 수 있었는데어떻게 해결하면 좋을지 알려주시면 감사하겠습니다.==================================================== Error (10170): Verilog HDL syntax error at axi_tb.sv(276) near text: "iff"; expecting ")". Check for and fix any syntax errors that appear immediately before or at the specified keyword. The Intel FPGA Knowledge Database contains many articles with specific details on how to resolve this error. Visit the Knowledge Database at https://www.altera.com/support/support-resources/knowledge-base/search.html and search for this specific error message number.   

제공하신 파일을 quartus에 올리니 한글 주석이 안 나오는데 혹시 어떻게 해결해야하나요?