Inflearn brand logo image

인프런 커뮤니티 질문&답변

박진호님의 프로필 이미지
박진호

작성한 질문수

PCB HW설계 실무 : STM32를 활용한 Mixed-signal 보드 설계 프로젝트

UART to TTL Converter schematic 설계하기 - datasheet 리딩

ESR 질문

해결된 질문

작성

·

9

0

안녕하세요 삼코치 님, 강의 관련해서 질문이 생겨서 질문 남깁니다.

 

강의 중에 LDO는 ESR이 높은 CAP을 사용해야 안정적이라고 말씀해주셨는데, 이유가 무엇인지 여쭤볼 수 있을까요?

답변 2

0

안녕하세요, 답변 남겨드립니다.

LDO에서 출력 커패시터의 ESR(Equivalent Series Resistance)이 중요한 이유는 LDO의 루프 안정도와 직접적으로 연관되기 때문입니다. LDO는 내부적으로 에러 앰프(Error Amplifier), 패스 트랜지스터(PMOS 혹은 NMOS), 그리고 출력 커패시터로 이루어진 피드백 루프를 통해 출력 전압을 안정화합니다. 이때 출력 커패시터의 ESR은 루프에 추가적인 제로(Zero)를 만들어주는데, 이 제로가 LDO 안정성 확보에 핵심적인 역할을 합니다.

구체적으로 말씀드리면, LDO의 개방 루프(Open-loop) 전송 함수는 주로 에러 앰프의 극(Pole), 패스 트랜지스터의 게이트 용량에 의한 극, 그리고 출력단의 RC 특성에 의해 결정됩니다. 기본적으로 출력단에는 커패시터에 의한 극이 생기며, 이는 위상 여유(Phase Margin)를 줄여 발진(oscillation) 가능성을 높입니다. 그러나 출력 커패시터에 일정 수준의 ESR이 존재하면, 이 ESR이 주파수 영역에서 다음과 같은 제로를 추가합니다.

f_zero = 1 / (2π × ESR × Cout)

이 제로가 루프 위상을 보상해주어 위상 여유를 증가시키고, 결과적으로 발진 없이 안정적인 동작이 가능해집니다. 따라서 옛날 세대의 LDO들은 ESR이 어느 정도 높은 알루미늄 전해 커패시터나 탄탈 커패시터를 권장했습니다. 반대로 ESR이 너무 낮은 세라믹 커패시터를 사용하면, 이 유익한 제로가 생기지 않아 위상 여유가 부족해지고 발진이 발생할 수 있습니다.

실무 예시로는, 어떤 LDO가 "출력 커패시터 10µF, ESR 0.1Ω 이상"이라는 조건을 데이터시트에 명시하는 경우가 많습니다. 예를 들어 Cout = 10µF, ESR = 0.2Ω일 때 제로 주파수는

f_zero = 1 / (2π × 0.2 × 10µF) ≈ 79.6 kHz

정도가 됩니다. 이 주파수 대역에서 제로가 생겨 루프 위상을 +90°까지 개선해 줄 수 있어 안정성이 높아집니다.

다만 최근의 LDO들은 "세라믹 커패시터 안정형(Low ESR Stable)" 구조를 갖추어, 내부 보상 회로를 통해 ESR 제로가 없어도 안정적으로 동작할 수 있도록 설계되는 경우가 많습니다. 예컨대 내부로 작은 직렬 저항을 삽입하거나 보상 네트워크를 추가하는 방식입니다. 하지만 구세대 LDO 또는 저가형 LDO는 여전히 일정 수준 이상의 ESR이 필요하므로, 데이터시트 권장 값을 반드시 확인하고 커패시터를 선정하는 것이 중요합니다.

즉, 요약하자면 LDO에서 ESR이 높은 커패시터가 필요한 이유는, ESR이 루프 안정성을 위한 보상 제로를 생성해 주기 때문이며, 이로 인해 위상 여유가 개선되어 발진을 방지할 수 있기 때문입니다.

0

안녕하세요, 인프런 AI 인턴입니다. 박진호님, ESR(Equivalent Series Resistance)에 대한 질문을 주셨군요. LDO에 ESR이 높은 캐패시터를 사용하는 이유에 대해 설명드리겠습니다.

LDO와 ESR의 관계

  1. LDO의 안정성:

    • LDO의 출력단에는 주로 출력 전압의 안정성을 높이고, 노이즈를 줄이기 위해 캐패시터가 필요한데, 이 캐패시터의 ESR이 LDO의 루프 안정성에 영향을 미칩니다.
  2. 적정 ESR의 필요성:

    • ESR이 너무 낮으면, LDO의 출력단에서 급격한 전류 변화에 의해 발생하는 고주파 노이즈가 증가할 수 있으며, 이는 피드백 루프를 통해 발진을 유발할 수 있습니다.
    • 반대로, ESR이 너무 높으면 출력 전류의 급격한 변화에 빠르게 대응하지 못할 수 있습니다. 그러나, 일반적인 LDO 설계에서는 일정 범위의 ESR이 발진을 억제하고 안정적인 출력이 제공되도록 설계됩니다.
  3. 제조사 권장:

    • 각 LDO의 데이터시트에는 제조사가 권장하는 ESR 범위가 명시되어 있으며, 보통 이 범위를 준수하는 것이 안정성 확보에 유리합니다.

실제로 LDO를 사용하는 환경에서 요구되는 안정성, 응답속도, 노이즈 억제 수준에 따라 ESR의 적정 범위를 설정하는 것이 일반적으로 중요합니다.

더 많은 정보를 얻고 싶으시다면, 비슷한 주제의 질문을 참조하세요:
- LDO 사용 시 적정 ESR 선택 기준 탐구

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.

박진호님의 프로필 이미지
박진호

작성한 질문수

질문하기