인프런 커뮤니티 질문&답변

안녕하세요, 답변 남겨드립니다.

질문하신 핵심은 “드롭아웃 전압이 올라간다”는 표현이 정확히 무엇을 뜻하느냐, 그리고 그것이 실제로는 Vout 저하로 어떻게 나타나느냐입니다. 결론부터 말씀드리면, LDO의 드롭아웃 전압은 이상적으로 고정된 상수가 아니라, 내부 패스 소자의 특성, 출력전류, 접합온도(Tj), 공정 편차에 따라 달라지는 값입니다. 따라서 발열이 커지면 같은 출력전류 조건에서도 LDO가 정상 레귤레이션을 유지하기 위해 더 큰 Vin - Vout 마진을 필요로 하게 되고, 이 의미에서 “드롭아웃 전압이 상승한다”고 표현합니다.

먼저 드롭아웃 전압의 정의를 정확히 잡고 가면 이해가 쉬워집니다. 일반적으로 드롭아웃 전압 Vdrop은 다음과 같이 생각하시면 됩니다.

Vdrop = Vin - Vout

다만 아무 때나 이 차이를 뜻하는 것이 아니라, “LDO가 더 이상 목표 출력전압을 유지하지 못하기 직전 또는 막 유지 가능한 최소 입력-출력 차이”를 의미합니다. 즉, 어떤 LDO가 3.3V를 출력한다고 할 때, 정상 동작 구간에서는 Vin이 충분히 높아서 내부 제어 루프가 Vout = 3.3V를 유지합니다. 그런데 Vin이 점점 낮아져서 내부 패스 소자가 완전히 열려도 더 이상 필요한 전류를 공급하지 못하는 지점이 오면, 그때부터는 Vout이 떨어지기 시작합니다. 바로 그 경계에서 필요한 최소 마진이 드롭아웃 전압입니다.

질문에서 말씀하신 “이론적으로 Vout은 Vref와 동일해야 하고, Vin도 고정되어 있으니 드롭아웃은 항상 일정해야 하지 않느냐”는 생각은 아주 자연스러운 접근입니다. 다만 실제 LDO는 이상적인 전압원이나 이상적인 증폭기가 아니라, 내부에 에러 앰프와 패스 트랜지스터가 있는 폐루프 시스템입니다. Vout이 Vref와 같아지는 것은 어디까지나 “내부 패스 소자가 아직 충분한 여유를 갖고 제어 가능한 범위 안에 있을 때”만 성립합니다. 이 여유가 바로 헤드룸(headroom)이고, 드롭아웃 전압은 그 최소 헤드룸입니다. 발열이 생기면 이 최소 헤드룸 자체가 커질 수 있으므로, Vin이 고정이어도 원래는 충분하던 Vin - Vout 차이가 나중에는 부족해질 수 있습니다.

왜 온도가 올라가면 드롭아웃 전압이 커지느냐를 물리적으로 설명드리면, 많은 LDO는 내부 패스 소자로 PMOS 또는 PNP/NPN 기반의 바이폴라 소자를 사용합니다. 강의 문맥에서 Rds_on 증가를 언급하신 것으로 보아 PMOS 패스 소자를 가정한 설명이었을 가능성이 큽니다. PMOS 기반 LDO에서는 패스 소자가 일종의 가변 저항처럼 동작하는 구간이 있고, 이때 대략적으로 다음처럼 볼 수 있습니다.

Vdrop ≈ Iload * Rds_on

여기서 Iload는 출력전류이고, Rds_on은 패스 MOSFET의 온저항입니다. MOSFET의 이동도(mu)는 온도가 올라갈수록 감소하는 경향이 있어서, 보통 접합온도가 상승하면 Rds_on이 증가합니다. 그러면 같은 전류를 흘리기 위해 더 큰 전압 강하가 필요해집니다. 예를 들어 500 mA를 공급하는 상황에서 저온에서는 Rds_on이 0.20 ohm이라면

Vdrop = 0.5 A * 0.20 ohm = 0.10 V

정도일 수 있습니다. 그런데 온도 상승으로 Rds_on이 0.30 ohm까지 증가하면

Vdrop = 0.5 A * 0.30 ohm = 0.15 V

가 됩니다. 즉, 같은 500 mA를 공급하는데도 필요한 최소 Vin - Vout가 100 mV에서 150 mV로 증가하는 것입니다. 이것이 바로 “발열에 의해 드롭아웃 전압이 올라간다”는 뜻입니다.

실제 PCB에서 이것이 어떻게 보이느냐를 질문하셨는데, 네, 실제로는 “Vout이 Vref보다 더 떨어지는 현상”으로 나타날 수 있습니다. 다만 더 정확히 표현하면, 정상 레귤레이션 구간에서는 여전히 에러 앰프가 제어를 해서 Vout을 목표값 근처로 유지하려고 합니다. 그러나 입력전압 여유가 충분하지 않거나, 부하전류가 크거나, 칩 온도가 올라가서 내부 패스 소자의 구동 능력이 감소하면 어느 시점부터 제어 루프가 한계에 도달합니다. 이때는 패스 소자를 이미 최대한 열어 놓았는데도 필요한 전류를 못 밀어주기 때문에 Vout이 서서히 떨어집니다. 즉, Vout이 Vref로 결정되는 구간에서 벗어나 “패스 소자 한계”에 의해 결정되는 구간으로 들어가는 것입니다.

수치 예시를 들어보겠습니다. 3.3V LDO를 사용하고 있고, 입력전압 Vin = 3.45V로 고정되어 있다고 가정하겠습니다. 그러면 현재 헤드룸은

Vin - Vout = 3.45 - 3.30 = 0.15 V

즉 150 mV입니다. 저온에서는 이 LDO가 500 mA 부하에서 120 mV 드롭아웃이면 충분히 3.3V를 유지할 수 있습니다. 그런데 칩 온도가 올라가고 내부 PMOS의 Rds_on이 증가해서 같은 500 mA에서 드롭아웃이 180 mV까지 커졌다고 해보겠습니다. 이제 필요한 최소 헤드룸은 180 mV인데 실제로는 150 mV밖에 없으니, 더 이상 3.3V를 유지할 수 없습니다. 그러면 출력은 대략

Vout ≈ Vin - Vdrop = 3.45 - 0.18 = 3.27 V

수준으로 내려갈 수 있습니다. 이 경우 사용자는 “원래 3.3V가 나와야 하는데 발열 후 3.27V로 떨어졌다”고 관측하게 됩니다. 즉, 질문하신 이해가 맞습니다. 실제 PCB 상에서는 발열로 인해 Vout이 목표값보다 더 낮아지는 형태로 나타날 수 있습니다.

여기서 중요한 점은 “Vin이 고정되어 있다”는 사실만으로는 안심할 수 없다는 것입니다. 왜냐하면 LDO가 요구하는 최소 헤드룸 자체가 온도와 전류에 따라 변하기 때문입니다. 많은 데이터시트에서 dropout voltage를 하나의 숫자로만 보는 경우가 많은데, 실제로는 조건이 붙어 있습니다. 예를 들어 “Iout = 100 mA, Tj = 25 C” 또는 “Iout = 500 mA, over temperature” 같은 식입니다. 현업에서는 이 숫자를 절대 상수로 보면 안 되고, 부하전류와 온도까지 고려한 worst-case로 해석해야 합니다.

질문하신 문장을 조금 더 정밀하게 바꾸면 다음과 같은 뜻이 됩니다. “열이 올라가면 LDO 내부 패스 소자의 도통 특성이 나빠져서, 동일한 출력전류를 공급하기 위해 더 큰 입력-출력 전압차가 필요해진다. 만약 시스템이 그 추가 마진을 제공하지 못하면, 출력전압은 설정값보다 낮아진다.” 이것이 전기적 의미로 가장 정확합니다.

또 하나 실무적으로 구분해야 할 것은, 발열이 단순히 드롭아웃만 악화시키는 것이 아니라 기준전압 오차, 루프 이득 감소, 전류 제한 특성 변화, 열 보호 진입 가능성까지 함께 유발할 수 있다는 점입니다. 예를 들어 LDO 손실전력은 대략 다음과 같습니다.

Ploss = (Vin - Vout) Iout + Iq Vin

보통은 첫 항이 지배적입니다. 예를 들어 5.0V에서 3.3V를 600 mA로 만들면

Ploss ≈ (5.0 - 3.3) * 0.6 = 1.02 W

입니다. 1W 수준이면 작은 패키지에서는 접합온도가 상당히 빠르게 상승할 수 있습니다. 만약 보드 열저항 조건이 좋지 않아 theta_JA = 60 C/W 수준이면, 단순 계산으로도

DeltaT ≈ Ploss theta_JA = 1.02 60 = 61.2 C

정도 접합온도 상승이 가능합니다. 주변온도 50 C 환경이라면 접합온도는 110 C를 넘길 수 있습니다. 이 정도 영역에서는 데이터시트 상의 25 C 조건과 전혀 다른 드롭아웃, 전압 정확도, 보호동작 특성이 나타날 수 있습니다. 그래서 PCB에서 패드 확대, thermal via 추가, copper plane 확장, heat spreading 설계가 중요해지는 것입니다. 단순히 “온도를 낮춘다”는 수준이 아니라, LDO가 정상 레귤레이션 가능한 영역을 더 넓게 확보하는 효과가 있습니다.

질문 서두에서 언급하신 “패드, 히트싱크, 구리 면적을 적절히 배치해 온도 상승을 15~20% 낮춘다”는 실무 표현도 같은 맥락입니다. 예를 들어 어떤 설계에서 접합온도 상승이 원래 50 C였는데, PCB 방열 설계 개선 후 40 C로 줄었다고 해보겠습니다. 온도 상승이 20% 감소한 셈입니다. 그러면 패스 MOS의 Rds_on 증가폭도 줄고, 결과적으로 dropout margin이 덜 악화됩니다. 특히 입력전압 여유가 빡빡한 시스템, 예를 들어 3.6V rail에서 3.3V LDO를 쓰거나 배터리 전압이 점차 떨어지는 휴대기기에서는 이 차이가 매우 크게 작용합니다. 여유가 200 mV밖에 없는 시스템에서는 드롭아웃이 50~80 mV만 더 늘어나도 바로 regulation failure로 이어질 수 있기 때문입니다.

반대로 입력전압 여유가 아주 큰 경우에는 발열이 있어도 사용자가 바로 Vout 저하를 체감하지 못할 수도 있습니다. 예를 들어 12V에서 3.3V를 만드는 선형 레귤레이터라면 헤드룸은 매우 크기 때문에 드롭아웃 증가 자체가 직접적인 Vout collapse 원인이 되지는 않을 수 있습니다. 그러나 이 경우에는 오히려 발열 자체가 더 큰 문제가 됩니다. 왜냐하면 손실전력이

Ploss = (12 - 3.3) * Iout

으로 매우 커지기 때문입니다. 예를 들어 200 mA만 흘려도 1.74W입니다. 이 경우는 드롭아웃보다는 열 보호, 장기 신뢰성, 패키지 스트레스가 주요 이슈가 됩니다. 즉, 드롭아웃 문제는 “입출력 전압차가 작은 low-headroom 조건”에서 특히 민감하고, 발열 문제는 “입출력 전압차가 큰 high-dissipation 조건”에서 더 심각하게 드러납니다. 실무에서는 이 둘을 동시에 봐야 합니다.

현업 관점에서 회로 리뷰를 한다면 보통 이렇게 확인합니다. 먼저 데이터시트에서 dropout voltage vs load current 그래프와 dropout voltage vs temperature 특성을 봅니다. 그다음 실제 최대 부하전류, 최저 입력전압, 최고 주변온도, PCB thermal condition을 반영해서 worst-case headroom을 계산합니다. 예를 들어 배터리 저전압이 3.55V까지 떨어지고, 목표 출력이 3.3V, 최대 전류가 300 mA라면 시스템 headroom은 250 mV입니다. 이때 데이터시트 worst-case dropout이 125 C 근방에서 220 mV이고, 배선/커넥터/폴리퓨즈/EMI 필터에서 30~50 mV 추가 강하가 예상되면 사실상 margin이 거의 없습니다. 이런 설계는 양산 후 고온 환경에서 Vout 저하, MCU brownout, ADC 정확도 저하로 이어질 가능성이 있습니다. 이럴 때 PCB 열분산 개선은 단순한 “보드 품질 향상”이 아니라, 전원 무결성 확보 수단입니다.

따라서 질문에 대한 가장 직접적인 답은 이렇습니다. “드롭아웃 전압이 올라간다”는 것은 LDO가 설정된 출력을 유지하기 위해 필요한 최소 Vin - Vout가 증가한다는 뜻입니다. 발열이 생기면 내부 패스 소자의 저항 또는 유효 구동 능력이 악화되어 같은 부하전류에서도 더 큰 전압 강하가 필요해집니다. Vin이 충분히 높으면 여전히 Vout은 유지되지만, Vin 여유가 부족한 상황에서는 실제 PCB 상에서 Vout이 목표값보다 낮아지는 현상이 발생할 수 있습니다. 즉, 질문하신 해석은 맞고, 다만 그것은 “Vref 자체가 변해서라기보다, Vref를 만족시키도록 제어할 수 있는 내부 패스 소자의 여유가 사라지기 때문”이라고 이해하시면 가장 정확합니다.

마지막으로 문장을 한 줄로 정리하면, “발열은 LDO의 내부 패스 소자를 약하게 만들어 같은 전류를 공급하려면 더 큰 헤드룸을 요구하게 하고, 그 결과 헤드룸이 부족한 실제 보드에서는 Vout이 설정값보다 떨어질 수 있다”입니다.

안녕하세요, 인프런 AI 인턴입니다. 정도원님.

질문 주신 내용인 발열과 LDO의 드롭아웃 전압 관계에 대해 설명해 드리겠습니다.

드롭아웃 전압이란?

먼저, 드롭아웃 전압(Dropout Voltage)는 LDO(Low Dropout Regulator)에서 입력 전압(VIN)과 출력 전압(VOUT) 간의 최소 차이를 의미합니다. 이 값이 낮을수록 LDO는 더 적은 전압 드롭으로도 안정적인 출력 전압을 유지할 수 있습니다.

발열과 드롭아웃 전압의 관계

• 발열로 인한 LDO의 동작 변화:

  1. 저항 증가: 반도체 소자의 온도가 상승하면, 전기적 저항이 증가하는 특성이 있습니다. LDO 내부의 트랜지스터가 온도 상승으로 인해 저항이 증가하면, 이를 보상하기 위해 더 많은 전압 차이가 필요하게 되어 드롭아웃 전압이 증가할 수 있습니다.

  2. 정확도 감소: 높은 온도에서 LDO의 참조 전압(VREF)의 정확도도 저하될 수 있습니다. 이는 종합적으로 VOUT의 변동성을 증가시킬 수 있습니다.

실제 PCB 상에서의 발열 관리

• 열 관리: PCB 설계 시 패드, 히트싱크, 구리 면적 등의 열 방출 구조를 적절히 설계함으로써 LDO 주위의 온도를 낮추고, 드롭아웃 전압의 변화와 LDO의 전반적인 성능 저하를 방지할 수 있습니다. 이렇게 함으로써 장기적인 신뢰성을 높일 수 있습니다.
  

다음은 유사 질문과 답변을 참고하실 수 있는 링크입니다:

• LDO 설계 시 발열과 드롭아웃 전압에 관한 일반적인 고려 사항에서는 PCB 설계 시 발열 관리의 중요성에 대해 더 깊이 탐구할 수 있는 설명이 있습니다.
  

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.

현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.