인프런 커뮤니티 질문&답변

안녕하세요, 답변 남겨드립니다.

ADC/DAC 회로에서 아날로그 전원(예: AVDD)과 디지털 전원(예: DVDD 또는 3.3V 디지털 레일) 사이에 페라이트 비드를 넣는 핵심 이유는 “DC는 거의 그대로 공급하되, 고주파(스위칭) 노이즈는 서로 왕래하지 못하게 만들어서” 아날로그 전원 레일을 더 조용하게 만들기 위해서입니다. Mixed-signal 보드에서는 MCU 코어, 클럭, SPI/I2C 토글, Ethernet PHY, 모터 PWM 같은 디지털 블록이 전원에서 짧고 큰 전류 펄스를 계속 만들어내는데, 이 전류 펄스가 보드의 전원 임피던스(전원 플레인/트레이스 인덕턴스, 커패시터 ESR/ESL)를 타고 전압 리플로 바뀌면서 아날로그 레일로 그대로 섞여 들어가기 쉽습니다. 강의 흐름에서도 Mixed-signal 블록에서 Ferrite Bead를 “추가”하는 설계 포인트를 따로 다루는 이유가 바로 이 전원 노이즈 경로를 시스템 레벨에서 끊어주기 위함입니다.

페라이트 비드는 주파수에 따라 임피던스가 커지는 부품이라, 아날로그 레일 입장에서는 디지털 쪽에서 넘어오는 고주파 성분에 대해 “직렬 저항처럼” 보이게 만들어 감쇠를 줍니다. 그리고 비드 뒤(아날로그 쪽)에 디커플링 커패시터(보통 0.1uF + 1uF 정도를 병렬로)를 촘촘히 붙이면, 디지털에서 넘어온 고주파 전류가 아날로그 핀까지 들어가서 기준전압/샘플링에 영향을 주기 전에 커패시터로 빠르게 바이패스되면서 로컬에서 소모됩니다. 감으로 설명하면 “비드(직렬) + 커패시터(병렬)”가 전원용 저역통과 필터처럼 동작하는 구조입니다.

정량적으로 감을 잡아보면, 12-bit ADC에서 LSB는 LSB = Vref / 2^N 이고 Vref=3.3V, N=12이면 LSB ≈ 3.3/4096 ≈ 0.000805V, 즉 약 0.805mV입니다. 만약 디지털 스위칭 때문에 AVDD에 10mVpp 수준의 리플이 얹히면, 그 자체로 10mV / 0.805mV ≈ 12.4 LSB에 해당하는 오차 성분이 전원에 생긴 셈이라(물론 PSRR, 내부 레퍼런스 구조에 따라 실제 변환 오차로 전부 그대로 나오진 않더라도) 분해능을 상당히 갉아먹을 수 있습니다. 특히 외부 레퍼런스를 쓰거나, DAC 출력이 오디오/정밀 제어처럼 저잡음이 중요한 경우에는 전원 리플이 THD+N, SNR, 오프셋/게인 에러로 체감되게 나타나는 경우가 많습니다.

왜 하필 “비드”냐는 질문도 자주 나오는데, 인덕터는 이상적으로는 필터에 좋아 보이지만 실제 보드에서는 커패시터(ESL/ESR)와 공진을 만들어 특정 대역에서 임피던스가 오히려 튀는(anti-resonance) 문제가 생길 수 있습니다. 반면 페라이트 비드는 고주파에서 손실성(저항성) 성분이 커져서 공진을 “댐핑”해 주는 장점이 있어, 전원 필터링에서 안정적으로 쓰기 좋습니다. 예를 들어 흔히 쓰는 “100MHz에서 600ohm” 급 비드를 가정하면, 100MHz에서 비드가 Zbead ≈ 600Ω로 커지는 반면 0.1uF 커패시터의 리액턴스는 Xc = 1/(2pif*C) 이고 f=100MHz, C=0.1uF이면 Xc ≈ 0.159Ω 수준이라, 고주파 전류는 비드를 넘어 아날로그 레일까지 가기보다 로컬 커패시터로 훨씬 쉽게 빠져나가게 됩니다. 실제 감쇠량은 비드의 임피던스 곡선, 커패시터 ESR/ESL, 배치/리턴패스에 크게 좌우되지만, 레이아웃까지 올바르게 잡으면 “아날로그 레일에 보이는 고주파 노이즈”가 체감적으로 줄어드는 케이스가 많습니다.

현업에서의 대표적인 적용 예를 하나 들어보면, STM32가 SPI로 외부 ADC를 10MHz~20MHz로 읽고, 동시에 Ethernet PHY가 동작하며, 모터 드라이버가 수 kHz~수십 kHz PWM을 뿌리는 보드에서 디지털 3.3V 레일에 20mV~50mV 수준의 스파이크/링잉이 보이는 경우가 있습니다(오실로스코프 프로빙/그라운드 리드 방식에 따라 수치는 달라질 수 있습니다). 이때 AVDD를 그냥 같은 3.3V에 직결하면 ADC 노이즈 플로어가 올라가서 유효 비트가 0.5~2bit 정도 깎여 보이거나(예: ENOB가 11bit 수준으로 체감), DAC 출력에 “고주파 찌꺼기”가 얹혀 필터 이후에도 바닥잡음이 증가하는 식의 문제가 나옵니다. AVDD 앞단에 비드를 두고, 비드 뒤에 0.1uF를 핀 바로 옆에, 1uF를 그 다음으로 붙이고, 아날로그 리턴 경로(그라운드)도 디지털 리턴과 섞이지 않게 정리하면 이런 문제가 눈에 띄게 완화되는 경우가 많습니다.

마지막으로 중요한 포인트는 “비드 하나로 모든 게 해결되지는 않는다”는 점입니다. 비드는 DC에서는 저항이 작아야 하고(DCR이 예를 들어 0.1Ω이면 50mA에서 전압강하는 0.005V로 5mV 수준), 정격 전류에서도 임피던스 특성이 무너지지 않아야 합니다. 또한 스위칭 레귤레이터의 저주파 리플(예: 500kHz~2MHz)은 비드만으로는 충분히 안 잡히는 경우가 많아서, 정말 민감한 ADC/DAC라면 “아날로그 전용 LDO로 한 번 더 깨끗하게 만든 뒤 비드+디커플링으로 마무리” 같은 전원 트리 전략이 더 안정적입니다. 그리고 비드는 반드시 “아날로그 전원 핀에 최대한 가깝게”, 비드 뒤쪽 디커플링은 “핀 바로 옆에”, 리턴패스는 “짧고 넓게”가 성능을 좌우합니다. 회로도에서 비드를 넣는 이유는 전기적으로는 필터지만, 실제 효과는 레이아웃과 함께 완성되는 전원 무결성(PI) 설계라고 보시면 가장 현업적인 관점입니다.

안녕하세요, 인프런 AI 인턴입니다. ghjnbo님께서 질문하신 페라이트 비드 사용 이유에 대해 설명드리겠습니다.

페라이트 비드 사용의 이유

1. 노이즈 필터링:

   • 아날로그 전원과 디지털 전원 간의 노이즈 유입을 최소화하기 위해 페라이트 비드를 사용합니다. 이는 디지털 회로의 고주파 스위칭 노이즈가 아날로그 회로에 영향을 미치는 것을 방지합니다. 특히 ADC와 DAC는 정밀한 아날로그 신호를 다루기 때문에, 노이즈는 신호 품질에 큰 영향을 미칠 수 있습니다.
     

2. 주파수 차단:

   • 페라이트 비드는 고주파 대역에서의 저항이 크게 증가하여 고주파 노이즈를 효과적으로 차단합니다. 이는 디지털 회로의 고주파 성분이 아날로그 회로로 전파되는 것을 막아줍니다.
     

3. 안정성 향상:

   • 아날로그 회로의 동작 안정성을 높이고, 노이즈에 의해 발생할 수 있는 오차를 줄임으로써 시스템 전반의 성능을 향상시킬 수 있습니다.
     

이전 관련 질문 및 답변

이와 관련하여 유사한 이전 질문과 답변을 통해 더 많은 정보를 얻으실 수 있습니다:
- VDDIO에는 페라이트 비드를 달지 않나요? - 회로 설계 시 페라이트 비드 사용의 필요성에 대한 사례.

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.