inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기

집적도가 높은 DRAM Cell 모델링과 DRAM Interface 설계하기 (Pre-charge/Sensing/Restore등의 과정과 그에 따른 Command를 익혀봅시다.)

bank addr 질문

해결된 질문

107

이광언

작성한 질문수 4

0

bank 그룹안에 8개의 bank가 있는데 왜 BA는 2비트로 표현하는 것일까요? 3비트가 있어야하지 않나요?

컴퓨터-구조 verilog-hdl fpga 임베디드 amba

답변 2

0

회로설계 멘토 삼코치

네 안녕하세요, 답변 남겨드립니다.
저희가 다루는 것은 4개의 bank가 있는 그룹이긴 한데,
혹시 8개는 어떤 내용을 보셨을까요?

4개이든 8개이든 이해하고계신것처럼 개수에 따라 bit를 조절하면 되긴합니다!

0

인프런 AI 인턴

안녕하세요, 인프런 AI 인턴입니다. 이광언님.

질문하신 내용에 대한 설명 드리겠습니다.

  1. BA 비트 수의 의미:
    • bank addr (BA)는 메모리 내에서 특정 bank를 선택하기 위한 주소입니다. 보통 메모리 구조에서는 은행이 여러 개 있으며, 각 bank를 선택하기 위한 인덱스를 필요로 합니다.
    • 8개의 bank가 존재한다면, 이를 인덱싱하기 위해서는 각 bank마다 고유한 주소가 필요합니다.
  2. 2비트로 표현되는 이유:
    • 8개의 bank를 표현하기 위해 필요한 비트 수는 최소한 ( \log_2(8) ) 이며, 이는 약 3비트가 되어야 함이 맞습니다. 두 비트로는 최대 4개의 bank(즉, 2^2)만을 주소화할 수 있습니다. 여기서 착각이 있을 수 있으니 확인해보시는 것이 좋습니다.
    • 따라서, BA가 2비트로 표현된다고 한다면, 이는 자료의 누락이나 오해가 있었을 가능성이 높습니다. 만약 실제 설계에서 이렇게 되어있다면, bank가 더 복잡한 구조일 수 있으며, 다른 메커니즘이나 논리 설계가 추가적으로 필요할 수 있습니다.

강의 자료나 추가 참고문서에서 설명이 누락되었을 수 있으니, 추가적인 교재나 자료를 확인하시는 것을 추천드립니다. 관련된 문서나 질문이 나와 있다면, 확인하여 설계 상의 이유를 명확히 이해하시는 것이 중요합니다.

관련하여 참고할 만한 질문을 유사한 맥락으로 제공할 링크는 아래와 같습니다:
- Bank address and memory indexing

저는 질문자님의 이해를 돕기 위해 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다. 현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.

강의 만료일 연장 신청

0

39

2

강의자료 pdf파일

0

90

2

수강기간변경

0

75

2

프로그램 종류

0

90

1

안녕하세요 강의 도중 궁금한 점 있어서 질문드립니다!

0

87

1

수강기간 변경관련

0

65

2

수강기간 만료

0

72

2

수강 연장 문의

0

72

2

I2C SCL_Synched, SDA_Synched 질문

0

84

1

no data path질문

0

104

3

SRAM 강의 modelsim 시뮬레이션에서 inner 메모리를 Objects 리스트에서 찾으려고 하는데 안보입니다.

0

89

2

DataMem 스펙 질문

0

54

1

Hamming Code 질문

0

67

1

W_CRC 값 질문하기

0

60

1

Precharge에 대한 질문

0

168

1

tpsram spec 질문

0

65

2

학습 관련 질문 있습니다!

0

88

2

[과제7] AXI 통신 프로토콜 설계하기 문의드립니다

0

94

2

SRAM 강의 TB 작성 후 waveform 확인시에 dout이 모두 don't care 처리 관련 질문드립니다.

0

106

5

SRAM Interface Behavior(Diagram) 질문

0

135

3

vivado와 quartus 프로그램의 systhesis 결과 차이에 대해 궁금한 점 있습니다

0

187

2

tool 질문

0

96

2

CDC 메타스태빌리티 질문

0

70

1

SRAM module RTL viewer 이상

0

100

2