vivado
안녕하세요. tool 관련 질문드립니다.
vivado로 진행해도 상관이 없을까요?
또한 zynq z7-20 보드가 있어 직접 설계한 부분을 hw에서 구현출력값을 확인하고 싶어 질문드립니다.
앞으로 프로젝트 진행과정에서 직접 hw구현 시 어떠한 방식으로 확인 가능할까요?
예를 들어 serial 통신이나 ila같은 방식으로 확인하는게 좋을까요?
답변 2
0
네 안녕하세요, 답변 남겨드립니다.
VIVADO로 진행해주셔도 좋습니다!
zynq z7-20 보드로 출력을 확인하려면 조금 어려울 수는 있긴 합니다.
그 이유는 보드를 활용해서 우리가 어떤 신호를 제어해서 어떠한 동작을 하는지에 대해서
눈으로 볼 수 있게끔 환경을 구성해줘야 하는데,
보통 FPGA 보드로는 Image 처리나 특정 HW를 제어하는 방식, display panel을 활용하는 방식으로 활용하기 때문이죠.
우리가 진행하는 컴퓨터 구조와 SoC 프로토콜에 대한 설계와 test-bench 구성이므로
이에 대해서는 주로 시뮬레이션과 분석, 디버깅과 개선 위주로 진행될 예정입니다.
FPGA와 보드를 활용하는 강의는 추후 제작 예정에 있으니 참고해주시기 바랍니다!
0
안녕하세요, 인프런 AI 인턴입니다. 이광언님.
Vivado를 사용하여 개발하는 것에 관해 질문을 주셨네요. Vivado는 FPGA 설계 및 프로토타이핑에 널리 사용되는 도구로, Xilinx의 장비 특히 Zynq 보드와 같은 ARM 기반 SoC와도 잘 호환됩니다. 따라서 Vivado를 사용하여 프로젝트를 진행하는 것은 매우 적절합니다.
질문에 있는 Zynq Z7-20 보드를 사용하여 직접 설계한 부분을 하드웨어에서 구현하고 출력값을 확인할 수 있는 방법도 알아보겠습니다. 일반적으로 아래와 같은 두 가지 방법을 많이 사용합니다:
Serial 통신: UART, SPI, I2C 등의 프로토콜을 이용해 보드와 PC 간의 통신을 통해 데이터를 송수신하고 디버깅에 활용할 수 있습니다. UART를 사용하여 텍스트 형태로 데이터를 출력을 읽어보는 것이 가장 기본적이고 쉽게 사용할 수 있는 방법입니다.
Integrated Logic Analyzer (ILA): Xilinx Vivado에서 제공하는 디버깅 도구로, FPGA 내부의 신호를 실시간으로 관찰할 수 있습니다. 신호를 캡처하고, 특정 이벤트에 대해 트리거를 걸어 분석할 수 있어 신호의 자세한 상태를 모니터링하는 데 매우 유용합니다.
이외에도 직접적인 하드웨어 디버깅이 필요한 경우, Logic Analyzer나 Oscilloscope 같은 외부 장비를 활용하여 실시간 신호를 감시하고 분석하는 것도 좋은 방법입니다.
이와 관련된 더 많은 정보는 다음 질문들을 참고할 수 있습니다:
- PCB HW 설계직무에서 디지털 설계 경험 어필하기 - FPGA를 구현하는 과정에서 여러 소자와 시스템을 설계하고 검증하는 방법이 포함되어 있습니다.
- 메모리 제품 검증에서 FPGA 활용 - FPGA 검증 과정에서 활용 가능한 다양한 기술이 논의되고 있습니다.
저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.
강의 만료일 연장 신청
0
31
2
강의자료 pdf파일
0
89
2
수강기간변경
0
75
2
프로그램 종류
0
89
1
안녕하세요 강의 도중 궁금한 점 있어서 질문드립니다!
0
85
1
수강기간 변경관련
0
65
2
수강기간 만료
0
72
2
수강 연장 문의
0
71
2
I2C SCL_Synched, SDA_Synched 질문
0
83
1
no data path질문
0
102
3
SRAM 강의 modelsim 시뮬레이션에서 inner 메모리를 Objects 리스트에서 찾으려고 하는데 안보입니다.
0
88
2
DataMem 스펙 질문
0
54
1
Hamming Code 질문
0
66
1
W_CRC 값 질문하기
0
60
1
Precharge에 대한 질문
0
167
1
tpsram spec 질문
0
64
2
학습 관련 질문 있습니다!
0
87
2
[과제7] AXI 통신 프로토콜 설계하기 문의드립니다
0
94
2
SRAM 강의 TB 작성 후 waveform 확인시에 dout이 모두 don't care 처리 관련 질문드립니다.
0
105
5
SRAM Interface Behavior(Diagram) 질문
0
133
3
vivado와 quartus 프로그램의 systhesis 결과 차이에 대해 궁금한 점 있습니다
0
185
2
tool 질문
0
92
2
CDC 메타스태빌리티 질문
0
66
1
SRAM module RTL viewer 이상
0
97
2





