Memory Address 구현 질문
309
작성한 질문수 2
안녕하세요. 강의 잘 보고 있습니다.
궁금한 점이 생겨서 질문 드립니다.
저는 ALINX사에서 만든 보드를 사용하고 있습니다. FPGA는 xc7a35t이고, ddr은 MT41K256M16HA-125입니다. 4Gb짜리 ddr3가 2개 달려있어서 총 8Gb의 메모리를 가지고 있습니다.
강의 내용을 토대로 제가 사용하는 보드의 ddr address를 분석해보았을 때 이렇게 계산 하는게 맞는지 궁금합니다.
보드에 장착된 메모리의 총량 은 8Gb. 메모리의 데이터 버스는 16 x 2 = 32 bits
따라서 Address 당 data width는 32bits. 계산 상으로 Address는 28bits면 된다(2^28 x 32 = 8Gb)
Address영역은 0x0000_0000부터 0xffff_ffff( x 32bits) 이다.
라고 계산했는데 이렇게 계산하는게 맞는지 궁금합니다!
답변 1
0
계산하신 수식이 맞는 것 같습니다.
강의에서 설명된 것은 16 bits 기준으로 아래와 같습니다.
각 address당 16 bits 씩 access를 합니다.
4장 simulation을 보면 (43 page),
0xa00 -> 128 bits access, 8 address x 16 bits
0xa08 -> 128 bits access, 8 address x 16 bits
입니다.
따라서 data width를 32로 설정하면 각 address당 32 bits씩 access 하게 됩니다.
강의 43 page 내용에 적용해 보면,
0xa00 -> 128 bits access, 4 address x 32 bits
0xa04 -> 128 bits access, 4 address x 32 bits
이렇게 될 것 같습니다.
Memory IP를 32btis로 생성하고 simulation으로 결과를 확인해 보시길 바랍니다.
감사합니다 ~!!
수강 순서 질문 있습니다
1
19
2
cache에서 data miss가 나고 메모리에서 read data할때 이해가 안가는 신호가 있어서 질문 드립니다.
0
26
1
13장 파이프라인 질문 드립니다.
1
67
2
UART의 역할이 PC와 PS를 연결해 주는 역할로 알고 있습니다.
1
59
2
L2_P4 data_average 코드 리뷰 및 waveform 질문 드립니다.
1
63
2
Ubuntu 20.04.5 설치관련 문의드립니다
1
79
2
LV2-2 Patter Detector code review 부탁드립니다.
1
41
1
환경 설정하는 guide 최신화 부탁드립니다.
1
73
2
Arty A7-35T 구매 불가
0
55
2
git hub 404 error 도움 부탁드립니다.
1
59
2
LT스파이스 라이브러리 다운이 안됩니다.
0
55
2
어떤 방식으로 이 강의를 듣고 공부를 해야 하는지 고민 됩니다.
0
66
2
쿼터스 스케메틱에 대한 질문
0
42
2
실행 시 node or model name expected.
0
49
2
FIFO 질문
0
39
2
cache관련 질문 드립니다
0
65
1
수업자료내 출처 문의 드립니다.
0
49
2
mig7_write8 수정 부분 질문있습니다
0
90
2
Address 증가에 대해 의문이 있습니다.
0
407
1
ui_clk값을 낮출수 있을까요?
0
352
1
DDR Controller 핀 맵핑
0
688
2
HW Bitstream 다운로드 시 에러 문의
1
567
2
Clock Period 설정방법
0
582
1
Memory controller 설계 관련 질문
0
1499
1