Zynq z7 FPGA single-ended 관련
안녕하세요.
유익한 강의 올려주셔서 많은 배움 얻고 있습니다.
다름이 아니라 LED Blinking 프로젝트 관련하여 문의 드립니다.
제가 사용 중인 FPGA 보드(Zybo Z7-20)의 경우 125MHz single-ended 클럭만 지원하여, 아래와 같이 수정하여 진행하고 있습니다.
IBUFDS 제거 (differential 클럭 미지원)
MAX_COUNT를 125,000,000으로 변경
counter 비트폭을 28bit → 27bit로 축소
이렇게 진행해도 문제가 없는지 확인 부탁드립니다.
감사합니다.
답변 1
1
네, 정확한 내용인 것 같습니다. 추가로 말씀드리면, PLL/MMCM을 사용해서 200MHz clock을 생성하면, 나머지 부분은 수정하지 않아도 될 것 같습니다.
RTL_ROM이 무엇인지 알고 싶습니다.
0
2
1
인터럽트 컨트롤러 요청 처리와 처리 완료 구문 중 이해가 안되는 내용이 있습니다.
1
27
2
enable_latch가 F/F이 아니라 래치인 이유가 궁금합니다.
1
33
2
카페 등업신청
0
40
1
fpga
1
59
2
test class의 constructor 부분을 보다가 궁금한 점이 있어 질문드립니다.
0
37
1
FPGA 연결 확인 방법
0
46
1
Arty z7 -20 보드의 경우
1
58
2
RVALID/RREADY 핸드셰이크 발생 시 RDATA 전이가 발생해도 문제가 없는 이유?
1
83
4
강의노트는 어디서 받을 수 있나요?
0
69
2
lwip 실험중 오류 상황
0
66
2
uvm config db에 대해 궁금한 점이 있습니다.
0
66
1
이 강의 zboz7보드에서도 실행 가능한가요?
1
71
1
강의자료 기한 연장 + 로드맵 문의
0
66
2
Chapter 16 FSM 관련 질문
1
85
2
강의 환경(linux) 관련 질문
1
101
2
강의자료 업로드 될까요
0
66
2
output.txt가 이상하게 나옵니다.
1
81
2
L2_P08 SRAM 코드 리뷰 부탁드립니다.
1
80
2
Arty Z10 관련 문의
1
80
2
season 2 코딩테스트 강의에 대한 문의드립니다.
1
73
1
4:1먹스 구현방식에 대한 질문입니다.
1
69
2
fpga 개발보드
0
104
2
vivado 설치 관련하여 질문 합니다.
0
194
2