ui_clk값을 낮출수 있을까요?
374
작성한 질문수 1
강의자료에는 ui_clk값이 81.2MHz로 나와있는데요, 제가 design한 블럭에 81.2MHz clk입력시, implement시 setup time부족하여 절반인 40.6MHz로 낮추고 싶습니다.제 design블럭과 memory controller간 AXI4 interface로 연결하였는데요, memory controller의 ui_clk출력을 40.6MHz로 낮춰서 AXI통신도 40.6MHZ로 낮춰 통신하고자 합니다.
memory controller의 ui_clk출력을 40.6MHz로 낮출수 있을까요?
답변 1
0
안녕하세요.
ui_clk을 낮추어서 사용할 수 있습니다. 단지 Throughput 이 작아질 수 있으므로 시스템에 맞는지 확인해 보셔야 합니다. Throughput이 문제 되지 않으면 낮은 주파수를 사용하는 것을 괜찮습니다.
아래 그림은 Spartan-6 Memory Controller의 ui_clk의 최소값을 계산하는 내용입니다. 참고하시길 바랍니다.
L2_P12_priority_data_controller 코드 리뷰 부탁드립니다.
1
38
2
카페 등업신청
0
48
1
fpga
1
66
2
FPGA 연결 확인 방법
0
55
1
Arty z7 -20 보드의 경우
1
66
2
RVALID/RREADY 핸드셰이크 발생 시 RDATA 전이가 발생해도 문제가 없는 이유?
1
93
4
강의노트는 어디서 받을 수 있나요?
0
75
2
lwip 실험중 오류 상황
0
69
2
이 강의 zboz7보드에서도 실행 가능한가요?
1
72
1
Chapter 16 FSM 관련 질문
1
95
2
강의 환경(linux) 관련 질문
1
108
2
L2_P08 SRAM 코드 리뷰 부탁드립니다.
1
86
2
Arty Z10 관련 문의
1
85
2
수강 순서 질문 있습니다
1
99
2
cache에서 data miss가 나고 메모리에서 read data할때 이해가 안가는 신호가 있어서 질문 드립니다.
0
87
1
13장 파이프라인 질문 드립니다.
1
125
2
Arty A7-35T 구매 불가
0
78
2
mig7_write8 수정 부분 질문있습니다
0
112
2
Address 증가에 대해 의문이 있습니다.
0
432
1
Memory Address 구현 질문
0
335
1
DDR Controller 핀 맵핑
0
719
2
HW Bitstream 다운로드 시 에러 문의
1
608
2
Clock Period 설정방법
0
615
1
Memory controller 설계 관련 질문
0
1535
1