MetaEncore
@metaencorehr
수강생
145
수강평
22
강의 평점
4.7
수강평
- [2주 합성 실습 챌린지 4기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기
- Basic UVM Testbench ( 회로 설계 검증 )
- Basic SystemVerilog Testbench ( 회로설계 검증 )
- Basic UVM Testbench ( 회로 설계 검증 )
- Basic Design Synthesis Training (디지털 회로설계 구현)
- Basic Design Synthesis Training (디지털 회로설계 구현)
- Basic Design Synthesis Training (디지털 회로설계 구현)
- Basic Design Synthesis Training (디지털 회로설계 구현)
- Basic SystemVerilog Testbench ( 회로설계 검증 )





