system-verilog

회로설계 3일 챌린지 : [내 경험-기업] 매칭 전략 설계하기

내 경험으로 어떤 회로설계 직무에 지원할 수 있는지, 3일 안에 직접 분석하고 전략을 세워보는 실습형 챌린지입니다.

5.0 (리뷰 7)
Basic SystemVerilog Testbench ( 회로설계 검증 )

시스템베릴로그(SystemVerilog) 의 기본 문법과 SystemVerilog의 클래스(Class)를 사용한 테스트벤치(Testbench) 설계 기법을 습득하게 됩니다. 또한 현업에서 사용하는 EDA Tool 인 시높시스사의 VCS를 활용하여 하드웨어 회로 설계 검증의 전체 기초 사이클을 경험하고 배울 수 있습니다. 관련 검색어 시스템베릴로그, 시스템베리로그, SystemVerilog, 베릴로그, 베리로그, Verilog, SOC, 회로설계, 회로검증, 검증, Verification, 칩설계, 칩검증, 삼성전자, 하이닉스, 신입교육, 사내교육, 시높시스, VCS, 반도체, 취업, 경력, 펩리스

5.0 (리뷰 6)
설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)

당신의 설계 실력을 점검받을 시간입니다. 반도체 회로설계에서 가장 중요한 언어.. 바로 Verilog 입니다. 국내외 회로설계 면접에서 실제 출제된 문제들, 직접 풀면서 Verilog 실력 자가 진단 해보세요. Verilog 코딩 테스트는 이제 선택이 아닌 필수입니다. 지방대 출신으로 시작하여 외국계 반도체 기업에 입사한 ETA 님의 실전 팁, 놓치지 마세요.

5.0 (리뷰 4)

기본부터 실무까지 제시해주는 로드맵

아무것도 몰라도 따라오다 보면 전문가가 될 수 있어요!

설계독학맛비의 Verilog HDL, FPGA, AI HW, BUS - 비메모리 설계엔지니어를 위한 로드맵

설계독학맛비
찾으시는 로드맵이 없으신가요?
나에게 필요한, 잘 설계된 로드맵을 찾아
효율적으로 강의를 학습해보세요.

system-verilog

전체 개발 · 프로그래밍 하드웨어