system-verilog

Basic UVM Testbench ( 회로 설계 검증 )

본 강좌를 통하여 UVM Class library에 대하여 이해하고, UVM 을 사용한 Testbench 설계 기법을 익히게 됩니다.

5.0 (리뷰 5)
설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)

당신의 설계 실력을 점검받을 시간입니다. 반도체 회로설계에서 가장 중요한 언어.. 바로 Verilog 입니다. 국내외 회로설계 면접에서 실제 출제된 문제들, 직접 풀면서 Verilog 실력 자가 진단 해보세요. Verilog 코딩 테스트는 이제 선택이 아닌 필수입니다. 지방대 출신으로 시작하여 외국계 반도체 기업에 입사한 ETA 님의 실전 팁, 놓치지 마세요.

4.9 (리뷰 15)
AI 기반 아날로그/디지털 회로설계 자동화 실무 - 현업 LDO/AXI-Lite IP 설계와 검증

'삼성전자, SK하이닉스 현업' 에서 요구하는 'AI 기반 회로설계/검증 자동화' 실무 강의입니다. TSMC 180nm PDK 기반 LDO IP 설계·검증 자동화 + AI 기반 AXI-Lite RTL 구현 + Python/TCL/Batch Script Regression 자동화 역량을 완성합니다.

4.6 (리뷰 8)

기본부터 실무까지 제시해주는 로드맵

아무것도 몰라도 따라오다 보면 전문가가 될 수 있어요!

설계독학맛비의 Verilog HDL, FPGA, AI HW, BUS - 비메모리 설계엔지니어를 위한 로드맵

설계독학맛비
찾으시는 로드맵이 없으신가요?
나에게 필요한, 잘 설계된 로드맵을 찾아
효율적으로 강의를 학습해보세요.

system-verilog

전체 AI 기술 AI 활용(AX) 개발 · 프로그래밍 하드웨어