Address 증가에 대해 의문이 있습니다.
371
작성한 질문수 2
안녕하세요.
mig_write, read 파일들 simulation을 돌리다가 문득 궁금해져서 질문 드립니다.
8 x 128 bits로 data를 write 할 때, 총 8번에 걸쳐 Address가 8씩 증가하는데
8씩 증가 하는 것 대신에 "4씩 증가한다." 이런 식으로 사용자가 custom할 수 있는 건가요?
아니면 IP자체에 8로 증가한다고 만들어져 있는 건가요?
질문 드립니다. 감사합니다.
답변 1
0
안녕하세요.
vivado에서 제공하는 MIG(Memory Interface Generator)에서 app_data (app_wdf_data. app_rd_data)가 [127:0]로 고정되어 있는 것으로 알고 있습니다. 이 값을 바꿀 수 있으면 (예를 들면 [63:0]로 바꾸면 4씩 증가, 16bits x 4 = 64 bits)가능할 것 같은데, 현재로서는 제공되는 IP를 그대로 사용하기 때문에 어려울 것 같습니다.
감사합니다 ~!!
[HDL 32장-2부] 참고 링크 관련
1
35
2
강의 만료일 연장 신청
0
31
2
기초예제 파일 불러오기 문의
0
25
2
Zybo 환경에서 PL RTL UART 보드 검증 방법
0
30
2
혹시 별도의 자료가 있나요?
0
32
2
Zynq z7 FPGA single-ended 관련
0
38
1
Differential Amp의 4가지 종류
0
41
1
[HDL 22장] F/F CE 관련 질문
1
45
2
UART0, 1 중 선택
1
49
2
fpga 개발보드
0
28
2
vivado 2022.1 version memory IP 구조
0
38
1
datamoverbram모듈질문
1
62
2
latency 개념 구현
1
84
3
13강에 언급된 강의 내용 질문
1
61
2
비바도 all os버전
1
67
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
68
2
다운로드용량
1
68
2
mig7_write8 수정 부분 질문있습니다
0
48
2
Memory Address 구현 질문
0
282
1
ui_clk값을 낮출수 있을까요?
0
327
1
DDR Controller 핀 맵핑
0
644
2
HW Bitstream 다운로드 시 에러 문의
1
543
2
Clock Period 설정방법
0
558
1
Memory controller 설계 관련 질문
0
1439
1