Address 증가에 대해 의문이 있습니다.
384
작성한 질문수 2
안녕하세요.
mig_write, read 파일들 simulation을 돌리다가 문득 궁금해져서 질문 드립니다.
8 x 128 bits로 data를 write 할 때, 총 8번에 걸쳐 Address가 8씩 증가하는데
8씩 증가 하는 것 대신에 "4씩 증가한다." 이런 식으로 사용자가 custom할 수 있는 건가요?
아니면 IP자체에 8로 증가한다고 만들어져 있는 건가요?
질문 드립니다. 감사합니다.
답변 1
0
안녕하세요.
vivado에서 제공하는 MIG(Memory Interface Generator)에서 app_data (app_wdf_data. app_rd_data)가 [127:0]로 고정되어 있는 것으로 알고 있습니다. 이 값을 바꿀 수 있으면 (예를 들면 [63:0]로 바꾸면 4씩 증가, 16bits x 4 = 64 bits)가능할 것 같은데, 현재로서는 제공되는 IP를 그대로 사용하기 때문에 어려울 것 같습니다.
감사합니다 ~!!
FIFO 질문
0
4
1
cache관련 질문 드립니다
0
35
1
수업자료내 출처 문의 드립니다.
0
30
2
보드 관련 질문 드립니다.
1
51
2
34장의 맛비 패턴 generator 관련 질문입니다!
1
51
2
34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?
1
51
1
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
52
2
[HDL 32장-2부] 참고 링크 관련
1
63
2
강의 만료일 연장 신청
0
59
2
기초예제 파일 불러오기 문의
0
49
2
Zybo 환경에서 PL RTL UART 보드 검증 방법
0
58
2
혹시 별도의 자료가 있나요?
0
55
2
Zynq z7 FPGA single-ended 관련
0
67
1
Differential Amp의 4가지 종류
0
62
1
[HDL 22장] F/F CE 관련 질문
1
76
2
UART0, 1 중 선택
1
85
2
fpga 개발보드
0
50
2
mig7_write8 수정 부분 질문있습니다
0
69
2
Memory Address 구현 질문
0
298
1
ui_clk값을 낮출수 있을까요?
0
334
1
DDR Controller 핀 맵핑
0
664
2
HW Bitstream 다운로드 시 에러 문의
1
550
2
Clock Period 설정방법
0
567
1
Memory controller 설계 관련 질문
0
1463
1