inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

Verilog FPGA Program 3 (DDR Controller)

Spartan6 DDR Controller 구현 - 0

Address 증가에 대해 의문이 있습니다.

411

포도시럽

작성한 질문수 2

0

안녕하세요.

mig_write, read 파일들 simulation을 돌리다가 문득 궁금해져서 질문 드립니다.

 

8 x 128 bits로 data를 write 할 때, 총 8번에 걸쳐 Address가 8씩 증가하는데

8씩 증가 하는 것 대신에 "4씩 증가한다." 이런 식으로 사용자가 custom할 수 있는 건가요?

 

아니면 IP자체에 8로 증가한다고 만들어져 있는 건가요?

 

질문 드립니다. 감사합니다.

fpga verilog

답변 1

0

alex

안녕하세요.

vivado에서 제공하는 MIG(Memory Interface Generator)에서 app_data (app_wdf_data. app_rd_data)가 [127:0]로 고정되어 있는 것으로 알고 있습니다. 이 값을 바꿀 수 있으면 (예를 들면 [63:0]로 바꾸면 4씩 증가, 16bits x 4 = 64 bits)가능할 것 같은데, 현재로서는 제공되는 IP를 그대로 사용하기 때문에 어려울 것 같습니다.

감사합니다 ~!!

이 강의 zboz7보드에서도 실행 가능한가요?

1

29

1

Chapter 16 FSM 관련 질문

1

41

2

강의 환경(linux) 관련 질문

1

46

2

L2_P08 SRAM 코드 리뷰 부탁드립니다.

1

34

2

Arty Z10 관련 문의

1

46

2

수강 순서 질문 있습니다

1

68

2

cache에서 data miss가 나고 메모리에서 read data할때 이해가 안가는 신호가 있어서 질문 드립니다.

0

48

1

13장 파이프라인 질문 드립니다.

1

84

2

UART의 역할이 PC와 PS를 연결해 주는 역할로 알고 있습니다.

1

76

2

L2_P4 data_average 코드 리뷰 및 waveform 질문 드립니다.

1

66

2

Ubuntu 20.04.5 설치관련 문의드립니다

1

93

2

LV2-2 Patter Detector code review 부탁드립니다.

1

45

1

환경 설정하는 guide 최신화 부탁드립니다.

1

79

2

Arty A7-35T 구매 불가

0

58

2

git hub 404 error 도움 부탁드립니다.

1

65

2

LT스파이스 라이브러리 다운이 안됩니다.

0

67

2

어떤 방식으로 이 강의를 듣고 공부를 해야 하는지 고민 됩니다.

0

95

2

mig7_write8 수정 부분 질문있습니다

0

94

2

Memory Address 구현 질문

0

315

1

ui_clk값을 낮출수 있을까요?

0

356

1

DDR Controller 핀 맵핑

0

692

2

HW Bitstream 다운로드 시 에러 문의

1

575

2

Clock Period 설정방법

0

588

1

Memory controller 설계 관련 질문

0

1509

1