Verilog FPGA プログラム 1 (HIL-A35T)

本講義はDDR Memory Arbiterを実装します。

Verilogを用いたFPGA実装

実務者と一緒に Verilog HDL を使用して、非メモリ半導体の設計の基本的な知識と経験を積んでみましょう。

本講義はXilinx ZYNQボードを活用する内容です。この講義の内容を理解すると、Embedded_SW + User_Logicを理解し、実務に適用できるスキルを学びます。

この講義を通じて、受講生はZynqボードを活用してVerilogを実装する内容を学びます。

本講義では、DDR Memory Arbiterを実装します。

Season 1が実力点検と基礎固めだったとするならば、Season 2はただ「合格と転職」のためだけの実戦圧縮トレーニングです。 単なる文法やゲートレベルを超え、実際に大手企業や外資系の現場、そしてコーディングテストで頻出する最上位の高難易度モジュール（CDC、同期/非同期FIFO、AMBA APB、SPI、I2C、FIRフィルタなど）を直接設計してみます。 面接官の深掘りするような圧迫質問にも揺るがない、確かな設計能力が必要ですか？地方大学から外資系半導体企業への転職を成し遂げたETAの実戦ノウハウのすべてと、コーディングテストの決定版といえる問題たちをこの講義にすべて詰め込みました。最後のシーズン、あなたの転職フリーパスを完成させてください。

UARTは最も基本的で広く活用されているシリアル通信方式であり、FPGA設計に初めて触れる初心者にとって非常に適した学習テーマです。本講義では、UARTの通信原理とフレーム構造を詳細に理解し、これを基にRTL(Register Transfer Level)設計を通じて送受信ロジックを直接実装する過程を進めます。FPGA上でUARTを実装することで、デジタル回路設計能力を体系的に養い、シミュレーションおよび検証を通じて実際のハードウェアレベルでの動作を確認する経験を積むことができます。また、Soft ProcessorであるMicroBlazeとXilinx UART IPを活用した方式も共に学習し、プロセッサベースのシステム設計フローおよびインターフェース構成を幅広く理解するようになります。これにより、論理設計とプロセッサ設計を網羅する包括的な開発能力を身につけることができます。

CPUとRISC-Vを学んでいると、命令の機能は理解できても、「これらの命令は実際のハードウェア上でどのように実行されるのか？」「自分で設計したCPUが本当に正しく動作していることを、どのように確認できるのか？」という点で難しさを感じるようになります。市販の多くの教材はISAの説明や簡単なCPUの例にとどまり、完成済みのIPを使用する場合も多いため、CPUを自分で設計・検証し、実際のFPGA上でプログラムを実行するまでの一連の過程を経験するのは容易ではありません。 私はシステム半導体分野で長年にわたり研究開発と事業に携わり、現在は大学で半導体設計とFPGAを教える中で、このような学習上のギャップを数多く見てきました。そこで本講座では、完成したCPUを提供して動作だけを確認するのではなく、「RV32I命令を実行するには、どのようなハードウェアが必要なのか？」という問いから出発し、CPUの構造をWhite Box方式で自ら設計できるように構成しています。 Volume 3では、Volume 2のTinyRV32Iをベースに、RV32Iの40個の命令を使用するFull-Version 32ビットCPUへと拡張します。データパスとDecoder、Branch・Jump、Byte/Halfword Memory Accessを拡張し、ForwardingとLoad-Use Interlockを実装することで、5段Pipelineがデータ依存性を自動的に処理できるようにします。続いてCSR、Exception、Interrupt、Trap、MRETを統合し、通常のプログラム実行だけでなく、例外や外部イベントまで処理できるCPUを完成させます。 設計はRTL Simulationで終わりません。実際のプログラムをCPU上で実行し、Spike Reference Modelと結果を比較しながら、RISC-V Architecture Compatibility Testの目的と実施・判定プロセスを、実際の検証事例を通じて学びます。最後には、検証済みのCPUをArty S7-25 FPGAに実装し、SwitchとButtonから入力を受けてプログラムを実行し、その結果をLEDに出力するところまで確認します。 この講義が解決しようとしている課題は、単にRISC-V命令をより多く知ることではありません。命令 → CPUアーキテクチャ → Verilog RTL → Pipeline制御 → プログラム実行 → 標準ベースの検証 → FPGA上での実動作を一つの流れとしてつなぎ合わせ、受講生がCPU内部の構造を根本から理解し、自ら設計・検証できるエンジニアリング能力を身につけることを目標としています。

CPUを作ろうと決心すると、たいていはまず回路図を探します。ところが図面を広げた瞬間、 答えられない疑問が生まれます。このブロックはなぜここになければならないのでしょうか？ レジスタを読み取る ポートはなぜ2つあるのでしょうか？ 答えはすべて命令にあります。命令が何を要求しているのかが分かれば、どのような回路が必要なのかが 決まります。逆の順序ではいきません。 RISC-Vの講義はすでにいくつもあります。しかし、そのほとんどはスライドに値を表示して "このように なります" と言ったあと、先へ進んでしまいます。受講者には、その値が正しいかどうかを確認する方法がありません。 この講義では、Python製の命令実行シミュレーターも一緒に提供します。run ADDと入力すれば、その 場で機械語がアセンブルされ、32ビットがフィールドごとに展開され、レジスタがどのように変化するのかが 画面に表示されます。教材にあるすべての数字はこのツールの実行結果であり、皆さんの画面上でも同じように 再現されます。 市販のデバッガーにはライセンスが必要で、シミュレーターはインストールが壁になります。このツールはPythonさえ あれば使えます。ボードも、ライセンスも、インストールも必要ありません。 RV32Iの命令40個を一つも漏らさず実際に実行し、回路が何をしなければならないのかを自分で見つけ出していく 過程です。

RISC-V命令の動作原理を出発点として、5段パイプライン構造の32ビットCPUを自ら設計し、Verilog RTLの実装からシミュレーション検証、FPGAでの実機動作までを完成させる実践的なCPU設計コースです。 RV32Iの40命令の中から、CPUの基本構造を学ぶために必要な14命令を選定し、TinyRV32Iを段階的に構築します。データパス、パイプラインレジスタ、ALUと制御回路、Branch、Hazard、Stall・Flush、Memory-Mapped I/Oなど、実際のCPUを構成する主要な構造を自ら設計・検証します。 講義で使用するVerilog RTL、Testbench、Assemblyプログラム、Memory Image、FPGA制約ファイルを提供し、最終的にはArty S7-25 FPGA上で、自ら設計したCPUにより実際のプログラムを実行します。 本コースはここで終わりではありません。TinyRV32Iを通じてCPUの基本構造を完成させた後、後続コースではRV32Iの40命令すべてをサポートするFull RV32I CPUへと拡張する、段階的なCPU設計シリーズへと続きます。