교재를 따라가는데 도움될 수 있도록 Nucleo를 장만하려 하는데요, 기본인 NUCLEO-F767ZI 구매해서 사용해도 될까요?

왜 공진주파수기준 왼쪽으로 노이즈 주파수가 설정되도록 커패시터를 사용하나요? 공진주파수 주변이라면 임피던스가 낮으니, 공진주파수를 조금 넘어가더라도 bypass의 역할을 할 수 있는것 아닌가가요?

녹화가 끊긴것일까요 ? 아니면 제가 어디서 놓친것일까요 ?

고급과정은 어떻게 진행 하실 예정인지 궁금합니다.

보시면, GND에 인접한 wire를 클릭했는데, from netclass가 +3V3으로 나옵니다.. 어떻게 해야 해결할 수 있을까요??

안녕하세요 삼코치님 강의 내용 중 궁금한 점이 생겨서 질문 남깁니다. 강의 12분 40초부터 참조하게 되면 VP 전압을 GND로 잡아주게 되는 것을 볼 수 있습니다. DataSheet상 VP 전압은 Speaker amp의 power라인으로 기재되어있으며, 1.6~5.25V를 권장하고 있습니다. 전원 라인의 설계 의도가 Datasheet에서 차이가 나는지 궁금해서 질문과 Datasheet 참고자료 첨부드립니다.<Diagram><Power guide> 감사합니다.

안녕하세요 삼코치 님, 강의 관련해서 질문이 생겨서 질문 남깁니다. 강의 자료, Power Supply, Bulk cap 선정 방법 자료에서 3. Bulk Capacitor와 Power Supply의 상호보완 ① PSU 출력단 + Bulk Cap 설명에서 궁금한 점이 생겼습니다.대용량 전해 캐패시터는 저주파 리플을, 상대적으로 작은 용량의 MLCC 캐패시터는 고주파 리플을 담당한다고 말씀주셨습니다.그에 관련해서 두 가지로 생각을 했습니다.1. 두 캐패시터 모두 병렬로 연결되어 있기 때문에 하나의 등가 캐패시턴스로 보여 MLCC의 캐패시터 용량이 보이지 않을 것입니다. 그래서 저주파 보다는 고주파 리플만 잡을 것으로 보입니다.2. 이번에는 위와 같은 등가 회로로 생각해보는 것입니다. (해석에 맞춰서 등가 회로를 구성했습니다.) 각각의 저항은 PCB 배선 라인에서 보여지는 기생 저항으로 각 노드별로 RC Network가 형성되어 있습니다. 따라서 첫 번째 노드는 두 번째 노드에 비해 상대적으로 더 낮은 Frequency에서 cut-off 하기 때문에 저주파 리플 담당이라고 하는 것이고, 두 번째 노드는 더 높은 Frequency에서 cutt-off 하기 때문에 고주파 리플 담당이라고 보는 것 같습니다. 결론적으로 Midbandwidth를 같게 되는 회로 구성이라고 해석됩니다. (2. 서로 다른 구간의 캐패시터 배치 내용과 동일합니다) 그래서 결론적으로는 2번 째 해석으로 가져가면 되는 건지, 2 번째 해석이 맞다면 해당 강의 자료 1. PSU 출력단 + Bulk Cap과 2. 서로 다른 구간의 캐패시터 배치는 어떤 내용의 차이가 있는지 궁금합니다. (강의 동영상 11분 58초 부터 참고해주시면 될 것 같습니다.) 긴 질문 읽어주셔서 감사합니다.

안녕하세요 강의 듣던 중 16강에서 Rb에 대한 저항을 구하는 식에서 0.005A가 오타인지 문의 드립니다. 0.05A가 맞는 답인가요?

안녕하세요 삼코치님, Debugging pin 설계 관련해서 질문드립니다. F103은 현재 회로에서의 역할이 F407을 실시간 디버깅을 하는 것으로 알고 있습니다. 또한 강의를 참고했을 때, F103의 PIN(GPIO라고 생각하신걸로 추정)에서 F407의 JTAG PIN으로 Routing 한 걸로 이해했습니다. 이해한 거를 바탕으로 아래와 같은 의문이 생겼습니다.1. F103에서는 PB14/12 왜 둘 다 TMS로 배치를 하는지? (DS의 Main function이 여러 개이며 JTAG 관련 Function 없음을 확인했습니다.)2. F103에서 F407로 연결 되는 핀에는 TMS, TCLK,TRST는 있는데 TDI/TDO가 없는데 이런 경우는 데이터 통신이 안되는 거 같습니다. 긴 글 읽어주셔서 감사합니다.

안녕하세요 삼코치님, 강의 복습 중에 질문이 생겨 남깁니다. 13분 42초부터 OSC 사용을 위한 Schem 설계를 하시는데, 강의 에는 "외부 OSC를 사용을 하기 때문에 OSC32_IN/OUT을 no connection 시키고, OSC_IN/OUT에 X-tal을 연결한다"라고 말씀하셨습니다.DS를 참조했을 때는 OSC32_IN/OUT Pin이 LSE Pin이고 OSC_IN/OUT은 HSE Pin 이어서 둘 다 외부 OSC를 사용하는 것으로 보여지는데 제가 잘못 이해하는 걸까요?감사합니다

22번 STM32F103: PIN Names,Pakage info강의 8:00분에 임의로 강의자료가 수정되어지는 구간이 있습니다. 이 부분 수정해주시면 감사하겠습니다.

안녕하세요. 수강중 궁금한게 있어 질문 남깁니다. 데이터 시트 상 각 전원부를 설계하는과정에서 VDD쪽 : 0.1uF 캡 15개와 4.7uF 캡 두개를 사용하는 반면 강의 5:51초의 경우 0.1uF 5개와 4.7uF 1개를 사용합니다. ADC 전원공급을 위한 VDDA도 데이터시트에 비해 용량이 크게 선정된것같은데 ADC부의 경우 전압의 안정적인 공급?을 위해 용량을 크게 사용했다고 이해했지만 VDD의 경우는 오히려 더 적게 사용되어서 의문이 들어 질문 남겼습니다! 혹시 VDD의 핀이 6개이기에 6개의 캡 조합을 사용한게 맞을까요?  

pcb hw설계 실무 강의 STM32F407 schematic 설계하기 5:48즈음에 궁금한 내용이 있어 문의 드렸습니다!100MHz 고주파 잡음을 제거하기 위해 ferrite bead를 사용했다고 하셨는데, 2.2uF cap만 사용해서는 100MHz 부근 노이즈가 제거가 안 되는 지 여쭤보고 싶습니다.

Ethernet PHY 칩 회로에 사용할 TVS diode를 선정할 때 클램핑 전압이 8.8V인 제품을 선택하셨습니다.클램핑 전압은 보호하고자 하는 IC 칩의 최대 전압보다 낮아야 한다고 이해하였는데, Ethernet PHY 칩의 최대 전압은 4V로 선택한 TVS diode의 클램핑 전압보다 낮습니다.왜 해당 TVS diode를 선택한 것인지 이해가 되지 않습니다.

안녕하세요. 강의 잘 보고 있습니다. bottom과 연결되는 3v3 via 위치가 top의 ic칩 몸통 아래에 배치된걸 보고 궁금해서 문의드립니다. kicad의 via는 기본적으로 관통홀인 것으로 알고 있습니다. 해당 경우에는 via 설정을 바꿔서 blind로 bottom 하고만 연결되게 한 것일까요? 그리고 smps로부터 12v 전원을 받는 커넥터의 earth는 MH과 어떻게 연결되는지도 궁금합니다. 강의에서는 따로 연결되어 보이진 않아서요

혼자 해본 다음 다운 받아서 비교해보라고 하셨는데, 자료 다운 태그가 없어서 질문드립니다!

 STM32 데이터시트나 PPT 강의 자료 말고 스크린샷 오른쪽 같이 강의 참고 문서들을 개인적으로 복습하면서 보고 싶습니다.제가 정리할 수도 있겠지만 혹시 실례가 안된다면 다운 받을 수 있는 곳이 어디인지 알고 싶습니다. 카페에서도 안 보이더라고요 ㅠ...확인해주시면 감사하겠습니다.

안녕하세요 삼코치님!저는 아날로그 회로 설계경험(LDO,PLL)들을 바탕으로 HW PCB단계 면접 준비중입니다.따라서 PCB 경험을 쌓고자 수강하게 되었습니다. 섹션9의3번 내용에 대해서 질문이 있어서 남기게 되었습니다.삼코치님 자료 4번에 어필 전략 부분에 대해서 궁금한 점이 있습니다.(자료에 대한 내용은 모든 분이 볼수있는것 같아서 간추려서 설명하겠습니다) 둘 간의 차이를 5%줄인 경험 : 이 부분에 대해서는 어떻게 하는지 궁금합니다. 결국 PCB에서 테스트하려면 IC를 직접 제작하거나, 모델링해야되는 걸로 압니다만.. IC는 직접 시뮬레이션까지는 되어도 제작하려면.. 비용이..ㅠ ~~통해 리워크 감소 : 아날로그 IC레벨에서 PSRR, JItter등 감소한 경험이 있지만, HW직무에서는 결국 IC를 외주 맡기는 입장에서, HW설계는 결국 블랙박스처럼 사용만 하게 될텐데, 이게 HW 역량과는 어떤 연관성이 있는지 정확하게 잘 모르겠습니다.. 면접 준비하다가도 공격들어오면 어떻게 답변해야될지 어렵네요..ㅠ 제가 지원한 회사는 대량생산이 아니라 패키징된 IC를 그냥 구매해서 쓰는걸로 압니다.. 이럴땐 어떻게 어필해야될지 모르겠네요..

안녕하세요 삼코치님 과제4 진행방식 관련해서 문의 남깁니다.구글 docs에 올려주신 과제 내용을 살펴보면, study에 있는 내용들이 거의 강의 교안에 있는 내용과 겹쳐있습니다. 예를 들어 study 2번에 Ferrite bead의 스펙 특성을 조사하라고 했지만, 강의 교안에 그 내용이 다 담겨있습니다. 이런 경우에는 과제를 어떻게 진행하면 좋을까요? 감사합니다.

디버거 스케메틱 그리시는 중간에 저항은 주로 1K ~ 100K 정도 쓴다고 하시는데 100K, 10K, 1.5K 로 별다른 설명 없이 사용하시던데 통상적으로 해당 핀 연결시 많이 쓰이는 저항값을 선정하셔서 쓰신걸까요?