묻고 답해요
163만명의 커뮤니티!! 함께 토론해봐요.
인프런 TOP Writers
-
해결됨아날로그 회로설계 실무 : Analog IP 설계와 성능 개선하기
질문0623 : BGR 따라 설계하기
1) 강의를 참고하여 10uA를 흘리기 위한 X 노드 전압(Vx)을 계산하고 있는데, 제가 구한 값과 차이가 커서 어떤 부분이 잘못됐는지 잘 모르겠습니다. 삼코치님은 Vx를 약 613mV로 두셨고, 이 경우 R이 약 14kΩ로 계산되는데, 저는 Vx 값이 다르게 나와서 R이 약 5.7kΩ로 잡히는 상황입니다. 혹시 어떤 부분을 다시 확인해봐야 할지 조언해주실 수 있을까요? 2) BJT Layout 시 Common Centroid 방식으로 구성한다고 하셨는데요, 왜 BJT가 총 10개로 구성된 것인지 궁금합니다. 일반적으로 1:7:1 비율로 배치해야 Common Centroid가 성립하지 않을까 생각합니다.3) Nmos 바디를 gnd로 하지않는 이유도 궁금합니다. (바디이펙트, 공정)4) self biasing 회로에서 전류 오차 0.01uA정도 생겨, 아래 X, Y 쪽 전류는 오차가 0.8uA까지 증가합니다. 따라서 Vx, Vy도 오차가 2mV정도 차이가 나는데 상관없는지 궁금합니다 5) 갑자기 궁금한 부분인데, 이러한 BGR는 ip마다 들어가나요 아니면 chip 하나에 1개인가요??감사합니다
-
해결됨아날로그 회로설계 실무 : Analog IP 설계와 성능 개선하기
BGR과제
안녕하세요, 과제진행중 질문이 좀 많습니다... <질문>1) BJT세팅을 아래 코드로 하는 건가요? (추가 파일에 있었습니다) .model PNP PNP (Is=1.41f Xti=3 Eg=1.11 Vaf=18.7 Bf=180.7 Ne=1.5 Ise=0 Ikf=80m Xtb=1.5 Br=4.977 Nc=2 Isc=0 Ikr=0 Rc=2.5 Cjc=9.728p Mjc=0.5776 Vjc=0.75 Fc=0.5 Cje=8.063p Mje=0.3677 Vje=0.75 Tr=33.42n Tf 179.3p Itf=0.4 Vtf=4 Xtf=6 Rb=10)2) BJT 7:0은 어떻게 생성하는건지 궁금합니다.3) .meas I_BGR_RES_PP I(R3)로 측정하는 것같은데, 문법이 어떻게 되는지 여쭤봐도 될까요..4) 시뮬창에서 가로, 세로 선을 띄웠는데, 원하는 값을 입력을 못하는데 혹시 방법이 있을까여?5) operating point 회로도에 띄우는방법이 궁금합니다. 그리고 op시뮬돌렸을때 gm값이 log에 안뜨는데 혹시 방법이 있을까요? ※ .dc temp --> 온도 시뮬※ .step param --> para sweep
-
해결됨아날로그 회로설계 실무 : Analog IP 설계와 성능 개선하기
BGR회로의 Low voltage reference 개선해보기 문제: NPN이라는 이름의 트랜지스터 모델이 회로 안에 여러 번 정의됨
문제 상황 안녕하세요 삼코치님, 제가 이러한 오류 메세지를 받았습니다. I(R3)에 대해서 전류 측정을하려고 play버튼을 눌렀는데 이렇게 뜨네요.제가 시도한 방법지피말로는 ".OPTIONS ALLOW_AMBIGUOUS_MODELS"을 추가하면 된다곤하긴하는데 그렇게 했더니 코치님의 I(R3)에 대한 결과랑 좀 전류가 order부터 너무 다르게 나와서요... 중복으로 뭔가 정의되면 결과가 잘 안나오는것같네요 그래서 PSPICE를 삭제하고 관련 파일 다 삭제하고 재설치를 했는데도 이렇게 뜨네요.ALLOW_AMBIGUOUS_MODELS을 넣고 실행해보면 다음과 같습니다Ic(Q11)이 order가 테라암페어입니다... 그리고 이게 또 이상한게 처음에 시뮬레이션 돌리면 원래는 바로 전류 결과가 떠야하는데 자꾸만 VDD_TEST에 대한 결과를 나열하더라고요.. 그래서 제가 add trace로 Ic(Q11)추가한겁니다.참고로 저 회로에서 윗쪽 세팅은 다음과 같습니다. 설치파일과 회로도파일 등 파일 경로 상황일단 파일 경로는C에다가 LT SPICE설치파일을 뒀고 그 파일안에 asc_file안에 아래와같이삼코치님의 파일을 넣은 상태입니다. 중복이름 정의 메세지를 어떻게 없애야할까요..? 3,4시간동안 진짜 이것만 붙잡고 했는데 모르겠네요. 지피티말로는 NPN이름이 중복된거라는데, 그러면 NPN에 대한 lib파일을 찾아서 뭐 어떻게든 해보려했는데 도저히 못찾겠네요... 도움주시면 감사드리겠습니다.
-
해결됨아날로그 회로설계 실무 : Analog IP 설계와 성능 개선하기
시뮬레이션 에러,,
C:\Users\ajy54\Documents\LTspice\BIAS_GENERATOR\TEST_BGR.net(4): This model has multiple definitions. (Note: If you wish to allow this, add ".OPTIONS ALLOW_AMBIGUOUS_MODELS" to your netlist.)Q11 VDD_TEST VDD_TEST VSS 0 NPN이런식으로 모든 BJT에 대해서 에러가 뜹니다괄호 안의 ".OPTIONS ALLOW_AMBIGUOUS_MODELS" 를 .t로 추가하면 시뮬레이션은 돌아가지만 10:40 의 그래프와 개형도 다르고 아래처럼 전류값도 다르게 나옵니다제가 직접 회로를 구성했을때 이런 에러가 떠서 올려주신 TEST_BGR 파일로 시뮬레이션 돌려봤는데 똑같은 에러가 뜬 상황입니다.라이브러리 설정이 잘못된 걸까요? 해결 방법 알려주시면 감사드리겠습니다!
-
해결됨아날로그 회로설계 실무 : Analog IP 설계와 성능 개선하기
LTSPICE에서 저항값 구하는 방법 여쭤봅니다!
BGR 회로의 low-voltage Reference 개선해보기 강의에서R5의 저항 변수를 BGR_RES로 설정하고 스윕했을 때 1.38V에 가까운 저항값을 어떻게 알 수 있나요?영상 15분 16초 내용 입니다!1.38V에 가까운 저항 값이 무엇인지 나오게(?)하는 방법이 있나요? 아니면 범위를 좁혀 나가서 구해야하나요?
-
미해결정말 쉽게 풀어보는 코딩 테스트 top 기본 문제 (with 자바)
meetingroom에서 comp ㅠㅠ이해가..
comparator가 util 모듈로 임포트 되서 }; 인건가요? Comparator<Interval> Comp = new Comparator<Interval>() { @Override public int compare(Interval a, Interval b) { // TODO Auto-generated method stub return a.start - b.start; } };