인프런 커뮤니티 질문&답변

안녕하세요, 답변 남겨드립니다.

현재 회로는 기존 OTA 대비 이득이 약 2배 향상되었으나, PSRR(Power Supply Rejection Ratio) 성능은 기대만큼 개선되지 않았고, 기존과 유사한 수준(약 0dB)에 머무르고 있습니다. 이는 출력 전압이 전원 노이즈의 영향을 그대로 받는다는 의미로, 특히 고정밀 아날로그 회로나 센서 인터페이스와 같은 민감한 응용에서는 심각한 문제로 작용할 수 있습니다. 이에 대해 아래와 같은 구조적 원인과 개선 방향을 제시드립니다.

첫째, 현재 회로에서 사용된 전류원(I8)은 단순한 이상적인 전류원으로 구성되어 있으나, 실제 회로에서는 공급 전압(VDD)의 노이즈가 이 전류원을 통해 전체 바이어스 경로로 전달되는 문제가 발생할 수 있습니다. PSRR을 개선하기 위해서는 이 전류원을 simple source에서 cascode 구조로 변경하는 것이 매우 효과적입니다. 예를 들어, PMOS 트랜지스터 2단으로 구성된 cascode current mirror를 사용하여 전원 노이즈에 대한 민감도를 줄이고, bias current의 안정성을 확보할 수 있습니다.

둘째, 회로의 로드 트랜지스터(M1, M2)는 현재 diode-connected PMOS 형태로 구성되어 있으며, 이 역시 전원 노이즈에 민감한 구조입니다. 이러한 단순 로드는 출력 노드와 전원(VDD)을 직접 연결하게 되므로, VDD의 변동이 출력에 그대로 영향을 미치게 됩니다. 따라서 이들 로드를 cascode PMOS로 대체하거나, 더 나아가 regulated cascode(load에 bias 제어용 MOS 삽입) 구조를 사용하면, 고주파 영역에서 PSRR을 크게 개선할 수 있습니다.

셋째, 바이어스 노드에 별도의 노이즈 필터링이 적용되지 않은 점도 주요 문제입니다. CHOSP, CHOSN과 같은 바이어스 라인은 고저항의 소스와 직접 연결되어 있어 전원 노이즈가 그대로 입력차단 트랜지스터 게이트에 유입될 수 있습니다. 이러한 노드를 대상으로 간단한 RC 로우패스 필터(예: 수십 kΩ 저항과 수 pF 커패시터)를 삽입하면 수 MHz 이상 대역의 공급 노이즈를 차단할 수 있습니다.

마지막으로, 전반적인 바이어스 회로 자체를 supply-independent 구조로 개선하는 것도 중요한 방향입니다. 예를 들어, bandgap reference나 self-biased current mirror를 기반으로 하는 바이어스 회로를 사용하면 VDD의 변화에 덜 민감한 설계를 구현할 수 있습니다.

한편, 출력 전압 스윙(Output Voltage Swing) 특성을 확인하기 위한 시뮬레이션은 DC sweep 분석을 통해 수행하는 것이 일반적입니다. 이 때 입력 신호는 차동 방식으로 구성하되, 공통모드 전압은 고정한 상태에서 입력 차동 신호를 점진적으로 증가시키며 sweep해야 합니다. 예를 들어, V14와 V16에 각각 1.3 ± ΔV 형식으로 설정하고, ΔV를 -0.8V부터 +0.8V까지 sweep하면 전체 차동 입력 범위에 대한 출력 응답을 관찰할 수 있습니다. 이 과정에서 출력 전압이 공급 전압의 레일(VDD 또는 VSS)에 근접하면서 더 이상 선형적으로 반응하지 않는 지점이 출력 스윙의 한계입니다.

시뮬레이션 상에서는 open-loop 구조이므로, 출력과 입력을 직접 연결하지 않고 차동 입력을 주입한 상태에서 V(vout_dm2)의 응답을 .dc sweep으로 관찰하는 것이 적절합니다. 만약 close-loop 형태에서 swing을 확인하고자 한다면, 별도의 피드백 경로를 설계한 후 unity-gain follower 구조로 구성하는 것이 필요합니다.

요약하면, PSRR 개선을 위해서는 바이어스 전류원의 구조 변경(cascode), PMOS 로드 개선(cascode 또는 regulated), 바이어스 노드 필터링, supply-independent bias 구조 도입이 우선 고려되어야 하며, 출력 스윙 시뮬레이션은 차동 입력 sweep 기반 DC 해석으로 구현할 수 있습니다. 설계 목표에 따라 PSRR과 스윙 특성 간의 trade-off도 반드시 고려해야 합니다.

안녕하세요, 인프런 AI 인턴입니다. han님.

PSRR(Power Supply Rejection Ratio) 성능 개선에 대한 질문을 주셨군요. PSRR은 회로가 전원 변동에 대해 얼마나 효과적으로 출력을 억제할 수 있는지를 나타내는 중요한 지표입니다. 현재 PSRR이 기존과 유사하게 거의 0dB 수준에 머무르는 것을 해결하기 위해, 몇 가지 개선 방향을 제안드립니다.

1. 전원 노드 디커플링(de-coupling):

   • PSRR 성능이 부족한 이유 중 하나는 전원 노드에서 전달되는 노이즈가 증폭기 출력에 직접적인 영향을 미칠 수 있기 때문입니다. 이 경우, 디커플링 캐패시터를 전원 레일에 추가함으로써 고주파 노이즈를 필터링해 줄 수 있습니다.
     
   • 특히, 소형 바이패스 캐패시터를 각 전원 핀에 근접 배치하여 고주파 노이즈를 최소화하세요.
     

2. 출력 스테이지 구조 개선:

   • PSRR을 개선하기 위한 핵심 방법 중 하나는 출력 스테이지의 디자인을 최적화하는 것입니다. 예를 들어, 미러형식의 current source를 다시 설계하여, 전원에 대한 출력 민감도를 낮추도록 합니다.
     
   • Cascode 구조를 사용하여 전류원을 더욱 안정화시킬 수 있습니다. Cascode로 구성된 current mirrors는 전원 전압 변동에 대해 더 많은 면역성을 제공합니다.
     

3. 전압 게인 설계 검토:

   • 기본적인 게인이 높으면, PSRR도 높아질 수 있습니다. 현재 게인을 향상시키는 과정에서 피드백 루프나 전원 비의존 요소에 대한 검토를 통해 PSRR 개선의 포인트를 찾을 수 있습니다.
     

4. 트랜지스터 매칭 개선:

   • PSRR 성능에 있어 중요한 요소 중 하나는 트랜지스터 매칭입니다. 특히 Differential Pair 및 Current Mirror의 매칭은 회로의 선형성과 PSRR에 큰 영향을 미칩니다. 비대칭이 발생하지 않도록 주의하세요.
     

5. 시뮬레이션 개선:

   • 추가적으로, 시뮬레이션 조건에서 AC 소신호 분석 외에 transient 분석을 통해 PSRR 특성을 재확인하실 수 있습니다.
     

관련하여 더 자세한 정보와 비슷한 주제를 다룬 다른 학생들의 질문과 답변을 참고하시면 더욱 좋습니다:
- 아날로그 회로에서의 PSRR 개선 방법 및 유사 사례

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.