2. HW구성에서 디버깅(UART)포트를 통하여 PC Windows프로그램에서 확인한다고 하셨는데.. UART==printf인가요??

안녕하세요. 삼코치님 질문사항이 있습니다.DAC 작동원리에 대해 보고있는데, 아래처럼 작성되어있습니다.아래 디지털 샘플링에서 발생하는 스텝 형태가 아날로그에서 디지털로 컨버팅하는 과정을 의미하는것일까요? 디지털 신호도 샘플링이라는 표현을 사용할까요?  3.출력(아날로그 신호)일반적으로 DAC출력은 필터회로를 거친다. 그리고 디지털 샘플링에서 발생하는 스텝 형태나 고주파 잡음을 줄인 뒤, 부드러운 아날로그 파형으로 만들어진다.

ADC를 수강하고 있는데요.  차동전압이 0~ 10mA에 해당하는 ADC를 선택한다고 했는데, 이 의미가 CM voltage값을 기준으로 +-10mA만 처리하겠다는 의미일까요?

현재 Ethernet PHY 선택하기 수강하고 있는 수강생입니다.  MCU다음으로 중요하다고 생각하는 칩이 ethernet PHY 칩이라고 하셨는데, 그 이유가 LAN 통신이 데이터 교류?가 쉽고 그런 이유 때문일까요?

학습 관련 질문을 남겨주세요. 구체적으로 적을수록 좋아요!마크다운과 단축키를 활용하면 글을 더 편하게 작성할 수 있어요.커뮤니티 질문 & 답변에 비슷한 내용이 있었는지 먼저 검색해보세요.서로 예의를 지키며 존중하는 분위기를 함께 만들어가요.잠깐! 인프런 서비스 관련 문의는 1:1 문의하기를 이용해 주세요.

안녕하세요, 강의를 듣던 도중 질문이 생겨 문의드립니다. LDO를 사용할 때 Out Pin이 2, 4번이고 이를 피드백하기 위해 같이 연결해주었는데 두 핀이 모두 OUT이면 이미 내부에서 같이 연결되어있는 것 아닌가요? 소자의 데이터시트에서 소자의 핀 타입에 따라서 찾아봤는데도 4개의 핀이 없어서 궁금해서 여쭤봅니다!Mounting Hole에 대해서 제가 아는 것은, PCB 상 구리 도금을 해서 GND와 더 가깝게 연결하려고 사용한다고 알고 있습니다. 그러면 Mounting Hole 4개에서 모두 접지를 하는 것이 좋은 것 아닌가요? 왜 2개만 하는 지 궁금해서 문의드립니다.감사합니다!! 강의 열심히 듣고 있습니다!!

Port 를 뚫고 정보를 송/수신하려면 Connector를 사용해야한다고 설명해주셨는데요. 개념 설명에서는 SWC의 Port의 정보가 RTE를 통해서 오간다고 설명주셨습니다. 그럼 RTE와 connector의 관계는 어떻게 되는 것인가요?

안녕하세요.SWC간 정보를 호출할 때 Port를 사용한다고 말씀 주셨는데, 혹시 그 Port간 이름 (e.g Port_SeatBeltState)도 일치해야하나요? 아니면 A port와 B port가 정보를 주고 받을 때 connector를 통해서 각 포트의 이름이 다르더라도 명칭 명기만 해놓으면 되나요?

 만약에 data sheet에 peak 전류가 없으면 그냥 공란으로 둬도 되나요?동작 비율이라는게 duty cycle로 이해해도 될까요?

존버매니아님 안녕하세요먼저 좋은 강의 감사드립니다. 정말 많은 도움이 되었습니다. 회사 교육으로 해당 강의를 수강하여 비용처리 시 강사님 성함이 필요합니다.실례가 안된다면 성함을 알 수 있을까요? 아래 메일로 보내주시면 감사하겠습니다.sjang20@hanonsystems.com

최종적인 Power budgent을 계산을 통해 구한 전류 6.13A에서 margin을 25% 주셨는데, margin을 얼마나 줄 지에 대한 것은 설계자의 판단인가요? 아니면 이것도 guide가 있는 것인가요?

Layout하면서 3D파일 보려고하는데 강의 내용대로 3D파일이 안들어가있어서 mixed_signal_board 파일을 찾아보는데 Altium 파일은 없습니다.어떻게해야 볼수 있나요..?? 따로 파일을 다운받아야하나요??

존버매니아님 안녕하세요.Bare-metal 펌웨어를 개발할 때는 Software Build 및 MCU 와 관련된 아래 설정들은 주로 MCU 제조사에서 제공하는 이클립스 기반 IDE 에서 진행했습니다.프로젝트 생성 및 Build Tool Chain 설정 (컴파일러, 링커 등)MCU Configuration (Pin, Clock, Peripherals etc)GUI 환경으로 설정한 MCU 설정에 대한 Code GenerationMCU 제조사에서 제공하는 SDK (주로 페리페럴 제어 코드들)를 프로젝트에 통합그런데 본 강의를 통해 MCAL 설정은 어떤 MCU 를 선택하든 EB Tresos Studio 라는 툴을 사용하는게 거의 업계 표준이라는 것을 알게 되었습니다.그럼 EB Tresos Studio 도 마찬가지로 이클립스 기반이고, 각 MCU 제조사에서 제공하는 플러그인 파일을 로드해와서, 기존의 MCU 제조사의 IDE (ex: STM Cude IDE, NXP S32DS, TI CCS 등)에서 하던 MCU Configuration 및 MCAL 설정을 전부 EB 에서 진행한다고 이해하면 될까요?이것이 맞다면, MCU 제조사 IDE 에서는 Generation 된 Code 들 (ASW, BSW, RTE)을 빌드하는 역할만 수행하는 것도 맞는지 궁금합니다.

강의 중 크리스탈을 연결하는 부분에서 XI와 XO에 크리스탈과 커패시터들을 연결했습니다. 근데 XO부분에 R1 저항이 하나 있는데 회로 설계 시 언급되지 않아 궁금해서 여쭤봅니다. 이 R1은 어떤 기능이고 무시해도 되나요? 또한 이렇게 데이터시트처럼 하지 않고 넘어가는 소자들은 경험으로 인해 알고 넘어가는 건가요?또한 글로벌 라벨을 붙일 때 어떤 핀은 모양을 Input, Output, Bidirectional로 붙이는데 이는 어떤 걸 근거해서 붙이는 건가요? 데이터시트 상에선 RESET시 I, ACTIVE시 O인 핀에도 Bidirectional을 붙이지 않고 다 다르게 붙여서 헷갈립니다. 감사합니다!

데이터시트에는 AVDD3V3과 VDDIO에 둘 다 있어 이를 확인하시면서 비드를 연결하셨는데, VDDIO에는 달지 않는 이유가 궁금합니다!

안녕하세요 삼코치님, Artwork 진행 중인데 궁금한 점이 생겨서 질문 남깁니다.PHY칩과 Main contoller의 RX/TX 통신선로 50ohm 매칭을 진행하고 있습니다.(25MHz 통신으로 10/파장 = 0.4mm보다는 길어져서 반드시 매칭이 필요하다고 생각했습니다.)Kicad에서 제공하고 있는 calculator tool로 50옴 매칭을 계산한 결과(현 보드셋업 반영: dielectric, dielectric thickness 등등 ) width가 0.9mm로 산출되었습니다. 해당 width는 인접 핀에서 신호선을 가져오기에 너무 커서 routing이 어려운 상황입니다.(0.3mm가 각 핀에서 보여지는 width입니다.)이런 문제를 해결하기 위해 저는 아래와 같은 방법을 확인해봤습니다.1. 일부 bit선은 via를 통해 bottom plate에서 routing 진행: 각 데이터별 신호선의 길이를 맞추는 장점은 있지만, via로 인한 discontinuity 발생2. 보드 셋업 변경: pcb dielectric 두께를 0.48mm에서 더 얇게 변경(제조사 마다 다르기 때문에 맞는 업체를 찾는 게 가능할지 미지수)제가 생각한 방법 외에 다른 방도가 있는지, 아니면 제가 놓치고 있는 개념이나 포인트들이 있는지 확인해주시면 감사하겠습니다. 또한 어떤 방법이 더 현실적인 방안인지 알고 싶습니다. 감사합니다.

Ethernet PHY 선택하기에서 인터페이스비교가 궁급합니다. (강의자료 39/90과 40/90) 표로 Ethernet PHY에 대해서 설명해주셨는데요, 해당 표에서 나타난 데이터 폭이 39쪽에 (MCU와 Ethernet PHY 구상도에 있는 TXD<3:0>, RXD<3:0> 이런 데이터폭이랑 같은 말인가요?)

자료 p.45 ( 강의 4강에 반도체 Analog 회로에서 System-Level 찾아보기)에서 질문입니다.강의 설명을 들어보면, DC-DC Buck Coverter와 LDO를 합친 것이 PMIC인 것처럼 이해가 되었는데요.그래서 저는 DC-DC Buck Converter를 거친 신호가 LDO를 거치는 구조처럼 PMIC가 구성되는 것처럼 이해를 했는데 ,해당 페이지의 그림(DataSheet)를 보면, BUCK을 거치는 파형(?)이 Output으로 따로, INT LDO를 거친 파형이 또다른 Output으로 나오는 그림 처럼 제가 보입니다.그래서 제가 혼동이 되는데요혹시 추가 설명 가능하신가요?

PCB HW 설계 Flow디버깅 절차 : 환경적 요인 고려 (온도, 습도 등 외부 요인 평가)이 부분에서 질문드리고 싶습니다. Soc 설계에 있어서는 PVT코너를 다 고려해서 해당 PVT에 robust한 설계를 하는 것으로 알고 있는데요.지금 강의를 듣다 보니 환경적 요인을 고려해서 Debugging을 한다고 하시고 이런 경우 보드를 Revision한다고 하셨는데, 이런 경우는 아예 만든 PCB 혹은 PCBA를 다시 제작한다는 의미인가요? 아니면 Schematic을 다시 제작한다는 의미인가요? 이 부분을 잘 모르겠습니다. 그리고 또 궁금한 점은, Soc는 lib가 PVT 코너마다 존재하는데, PCB 하드웨어 설계에서 각각의 IC나 부품(?)등도 Voltage나 온도 습도에 따른 R이나 C값 혹은 Delay(?)등의 수치 값이 다르게 기술된 datasheet나 lib(?)같은 것이 있나요?

안녕하세요 삼코치님,강의 복습 과정에서 궁금한 점이 생겨 질문 남깁니다. Power budget은 부품의 전력변환 효율을 다루지 않고 작성되는게 맞을까요?제가 생각했을 때는 DCDC와 같은 고효율 전력 변환기도 80 ~90%의 변환 효율을 가지며, LDO는 이 보다 더 낮기 때문에, 현실적인 반영이 필요하다고 생각합니다.(정확히는 12V Domain 전류가 변환 효율을 갖춰 수정되어야 할 거 같습니다.)추가적으로 이 후에 Regulator는 12V->3.3V,1.8V LDO인데, DC/DC를 사용하지 않고 LDO로 선정한 이유가 있을까요?이 부분에 있어도 제 생각은 강의 자료에 나온 LDO 효율을 계산했을 때 너무 낮은 전력 효율을 보이는 POWER 구성이라, 이 단점을 안고 가서라도 LDO만 선택한 이류를 잘 모르겠습니다. 질문에 있어서 너무 강의와는 관련 없는 내용 혹은 Waive해도 되는 질문이라면 답변 따로 안주셔도 됩니다. 감사합니다.