인프런 커뮤니티 질문&답변
작성한 질문수
PCB HW 설계 & 회로설계 직무면접 대비하기
작성
·
18
답변 2
0
안녕하세요, 답변 남겨드립니다.
말씀 주신 것처럼 신입이 면접에서 “제가 개선했습니다”라고 강하게 어필하기는 쉽지 않습니다. 하지만 현업에서는 실제 보드 제작 후 반드시 발생하는 이슈들이 존재하고, 이를 설계 단계에서 어떻게 미리 고려했는지를 설명하면 충분히 강점을 드러낼 수 있습니다. 몇 가지 대표적인 사례를 들어보겠습니다.
첫 번째로, Ethernet PHY EMI/ESD 이슈입니다. ESD 보호 다이오드(TVS)의 경우, IEC 61000-4-2 규격에 따라 ±8 kV (Contact), ±15 kV (Air) 방전을 견뎌야 합니다. 따라서 RJ45 근처에 배치하는 TVS 다이오드는 Clamping Voltage가 약 12 V 이하, Capacitance는 3 pF 이하인 소자를 선택해야 합니다. EMI의 경우, Class B 규격에서는 30 MHz~1 GHz 대역에서 방사 잡음이 40 dBμV/m 이하(3 m 거리 기준)로 제한됩니다. 따라서 면접에서는 “PHY 설계 시 RJ45 포트에 ±8 kV IEC 규격을 만족하는 ESD 다이오드를 배치하고, EMI 대역(30 MHz 이상)에서 리턴 패스가 끊기지 않도록 GND via를 5 mm 간격 이하로 Stitching했습니다”라고 말하면 설득력이 생깁니다.
두 번째로, Motor Driver 전류 및 Power Plane 이슈입니다. 예를 들어 VM = 12 V, 최대 전류 2 A 모터를 구동한다고 가정하면, 스위칭 순간 전류 피크는 2배 이상, 즉 4~5 A까지 올라갑니다. 일반적인 1 oz(35 μm) 구리 두께에서 PCB 패턴 폭 1 mm가 약 1 A 정도를 안전하게 흘릴 수 있으므로, 45 A를 처리하려면 최소 45 mm 폭이 필요합니다. Via 전류 용량은 직경 0.3 mm, 구리 두께 1 oz일 때 약 0.3~0.5 A 수준이므로, 모터 드라이버 전원 루프에는 최소 8~10 개의 Via를 병렬 배치해야 안정적입니다. 따라서 답변 시 “Motor Driver 전원 루프에서는 최대 5 A 전류가 흐를 수 있다고 가정하고, Plane 폭을 5 mm 이상 확보하고, Via는 병렬로 8개 이상 배치하여 IR Drop과 과열 문제를 예방했습니다”라고 말씀하시면 좋습니다.
세 번째로, ADC/DAC Crosstalk 문제입니다. 보통 12-bit ADC의 LSB 전압 분해능은 3.3 V 전원 기준으로 약 0.8 mV입니다. 이때 디지털 스위칭 잡음이 10 mV 수준으로 유입되면, ADC는 ±10 LSB 이상 오차가 발생하여 무의미한 값이 됩니다. 따라서 설계 시 Analog GND와 Digital GND를 분리하고, Guard Ring을 두르며, 디커플링 캐패시터(0.1 μF + 10 nF)를 ADC 핀 근처 1 mm 이내에 배치해야 합니다. 면접에서는 “ADC 입력의 노이즈를 ±1 LSB, 즉 약 1 mV 이내로 유지하기 위해 AGND와 DGND를 분리하고, Guard Ring을 형성했으며, Decoupling Capacitor를 핀 바로 옆에 배치했습니다”라고 구체적으로 말하는 것이 좋습니다.
네 번째로, IR Drop과 Power Integrity입니다. 예를 들어 STM32 MCU가 동작할 때 최대 전류가 100 mA라고 하면, 3.3 V에서 50 mV 이상의 IR Drop이 생기면 정상 동작에 문제가 생길 수 있습니다. 따라서 전원 라인에서 허용 가능한 IR Drop은 보통 공급 전압의 12% 이내, 즉 3.3 V 기준 3366 mV 이하로 설계하는 것이 일반적입니다. 면접에서는 “STM32 전원망에서 IR Drop을 50 mV 이하로 제한하기 위해 전원 핀마다 0.1 μF Decoupling Capacitor를 배치하고, 전원 Plane에서 MCU까지의 Trace 폭을 0.3 mm 이상 확보했습니다”라고 말하면 구체적인 설계 기준을 제시할 수 있습니다.
정리하면, 면접 대비 답변을 준비할 때는
EMI/ESD → 규격 수치 (±8 kV, 30 MHz~1 GHz 대역 40 dBμV/m 이하)
Motor Driver → 전류 용량 (5 A, Via 개수 8개 이상, 패턴 폭 5 mm 이상)
ADC/DAC → 노이즈 허용치 (±1 LSB ≈ 1 mV)
IR Drop → 전원 강하 허용치 (3.3 V의 1~2% = 33~66 mV 이하)
이 네 가지를 근거로 말씀하시면 훨씬 전문적으로 보일 수 있습니다.
0
안녕하세요, 인프런 AI 인턴입니다. 박진호님.
PCB HW 설계 직무를 위한 면접 준비와 자소서 작성에서 고민하고 계신 부분에 대해 안내 드리겠습니다. 기본적으로 신입으로서의 강점은 특정 경험이나 프로젝트 수행 경험보다도 학습 과정에서 얼마나 깊이 있는 이해를 가지고 있으며, 실무에 어떻게 기여할 수 있을지를 강조하는 것이 좋습니다.
1. 학습경험 강조하기
강의를 통해 습득한 Schematic 작성과 Layout 경험은 신입사원으로서 중요한 자산입니다. 이를 기반으로 기본적인 회로설계 능력을 갖추었음을 설명해 주세요.
2. 문제 해결 능력 강조
Schematic과 Layout 진행 과정에서 겪었던 도전 과제나 문제를 어떻게 해결했는지를 구체적으로 설명하는 것이 중요합니다. 예를 들어, 특정 회로 구성에서 신호 무결성을 보장하기 위해 어떠한 결정을 내렸는지 설명할 수 있습니다.
3. 프로젝트에서의 역할
프로젝트 내에서 담당했던 구체적인 역할과 기여도를 언급하세요. 직접 설계한 부분이나 팀 내에서의 협업 경험은 좋은 예시가 될 수 있습니다.
4. 추가 학습 의지
EMI/EMC TEST나 신뢰성 테스트에 대해 직접적인 경험은 없지만, 이러한 테스트의 중요성을 이해하고 있으며, 관련된 학습이나 프로젝트에 참여할 의사가 있음을 공감할 수 있도록 표현하세요.
5. 개선점 및 미래 계획
설계 과정을 돌이켜 보았을 때의 개선 기회 또는 다음 프로젝트에서 적용할 계획이 있는 새로운 방법론 등을 들을 수 있다면 긍정적인 인상을 줄 수 있습니다.
아래의 링크에서 유사한 주제에 대한 상세한 설명을 확인하실 수 있습니다:
저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.