논리 합성은 문제 없는데 시뮬레이션만 돌리면 이런 오류가 뜹니다. 왜 이러는 걸까요?

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 자주 묻는 질문에 혹시 답이 있을 수 있어요.- 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.코드를 분석할때 그 코드를 컨트롤 + 클릭으로 넘어가서 그 함수가 어떤 일은 하는지 알아 볼 수가 있잖아요근데 컨트롤 + 클릭을 해서 넘어갔는데 다시 그 컨트롤 + 클릭하기 전 함수로 되돌아 가는건 어떤 키를 눌러야 하나요?컨트롤 + 클릭을 해서 넘어갔는데 다시 이전 함수로 되돌아 가는 방법을 모르겠습니다. ㅠㅠ   

섹션 5 마지막에 스위치 눌러서 led점등 하는게 안되네요..바로 전에 0.1초 간격으로 저절로 껐다 켜지는건 잘 됬는데스위치 버튼이 불량일수도 있나요?코드가 긴것도 아니고 설정이 복잡한 것도 아닌데 원인을 모르겠습니다..if(!HAL_GPIO_ReadPin(GPIO_SW_GPIO_Port, GPIO_SW_Pin)){HAL_GPIO_WritePin(GPIO_LED_GPIO_Port, GPIO_LED_Pin, 1);}else{HAL_GPIO_WritePin(GPIO_LED_GPIO_Port, GPIO_LED_Pin, 0);}혹시나 이렇게 반대로 바꾸면 계속 불이 들어와 있지만스위치를 눌러도 아무 변화 없습니다. 그리고 제가 멀티미터기 사용법은 아직 다 몰라서 바로 아래 사진에 파란색 동그라미에 각각 대고 도통시험 그쪽에 놓고 했는데 소리는 안나는데 저 두 곳에 어떻게 잘 맞춰서 대면 D2 LED에 불이 들어옵니다.(스위치 안누른 상태에서). 그리고 두 곳에 댄 상태에서 스위치를 눌러도 소리는 안나구요   

안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.================== 안녕하세요 맛비님. 현재 베릴로그 문법 강의와 hdl 시즌1강의를 들어서 vscode상에서 vivado를 통해 베릴로그를 진행을 이미 했는데, 이 강의 토대로 vitis를 설치하니 vivado가 중복? 설치된것같더라구요.이게 정상적인건가요? (삭제를 해야하나요?)

 디버그 누르면 다음과 같이 뜨고 No를 하면이렇게 뜹니다. STM32 ST-LINK Utility 에서 ST-LiNK를 해도 위 처럼 뜨고 안됩니다. 또한 여기서 STM32 ST-LINK Utility 한 뒤에도 connect를 누르면 이렇게 뜨는데 안되네요 두가지 문제의 원인을 모르겠습니다.

안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.================== 처음에 프로젝트 생성하고 나머지 다 따라가다가 보드선택할때 z7-20이 있길래 선택해주고 코드받아서 돌려보는데 제목처럼 저 상황에서 화면이 꺼져요.. 시뮬레이션은 되는데.. 뭐가문제일까요? verilog1 강의에서 리눅스에서 스케메틱은 잘됐는데 윈도우에서는 안되네요 저장공간도 문제없는것으로 확인했는데 그러네요 처음에 2021.1깔았을때도 저러길래 2022.2로 다시설치해봐도 같은 상황이 발생해서 어찌해야할지..

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 자주 묻는 질문에 혹시 답이 있을 수 있어요.- 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.안녕하세요 29강 소스코드 분석하시는 영상을 보니 first 프로젝트에서 작업을 하셔서요..! 전 프로젝트 복사하는 강의영상부터 계속 second 프로젝트에 작업했었는데 26강부터 first프로젝트에서 작업을 하셔서요! first에 작업했었어야 했던 걸까요..?!

해당 코드에서 보면 decoder_ham은 var5가 parity bit1인 것처럼 코딩이 되어 있습니다.실제로 Hamming Decoder 모듈에서는 var1이 p1인 것처럼 코딩이 되어 있구요. 근데, d1을 선언할 때는 갑자기 var1자리에 var5가 입력됩니다.이상하게도 결괏값은 잘 나오는 거 같구요..제가 이해 못하는 무언가 있는건가요?

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 자주 묻는 질문에 혹시 답이 있을 수 있어요.- 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.안녕하세요 강의에서 말씀하신 소켓 앞부분과 뒷부분은 각각 만들었을 때 쇼트테스트로 연결도 잘 된 것을 확인하였는데 파랑색 전선을 자르고 릴레이를 중심으로 앞부분과 뒷부분 연결해서 아래 사진처럼 돼지코 안쪽 갈고리 모양 부분과 돼지코에 꽂는 두가닥? 선을 쇼트테스트 하면 강의에서처럼 삐-소리가 안나서요. 근데 갈고리부분과 각 갈고리에 연결된 전선을 쇼트테스트하면 삐-소리 나는 걸 봐서는 소켓 앞부분과 뒷부분 각각으로는 연결이 잘 된 것 같아요 그리고 stm 빵판의 3.3v에 선 꼽으면 릴레이는 2번째 사진처럼 잘 작동하는데 드라이기는 작동이 안되어서 어느 부분이 잘못된 건지 모르겠어서요 ㅠ  

안녕하세요. RTOS의 Secure Boot 관련해서 자료나 책 등 안내를 부탁드리겠습니다.

혹시 readdatabyidentifier에서 data를 보낼 때, 엔디안이 어떻게 설정되나요? 보통 ECU는 데이터를 만들어 낼 때 리틀엔디안 기준이고, 통신의 기준은 빅엔디안이어서. UDS는 어떻게 기준을 잡는 지 궁금하네요.

맛비님. 안녕하세요.좋은 강의 항상 잘 보고 있습니다.MOR에 대해 질문이 있습니다. RDMA에서 FIFO의 data에 burst len을 입력하는 것으로 해석됩니다. 만약 이런 경우라면0x20000000번지에서 128 바이트를 읽는 중0x2000C000번지에 128 바이트를 읽는 식으로 동작이 되나요?제가 코드를 봤을 땐 위처럼 동작이 불가능해보여서요. 만약 제가 생각한게 맞고 위처럼 동작하도록 수정하려면 메모리 주소 FIFO와 burst len FIFO 두 개를 사용해야할까요? ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.==================

안녕하세요.Runnable에서 고유 기능 부분은 개발자가 직접 구현을 한다고 설명해주셨는데요.현재까지 설명하신 내용을 보면 SWC를 생성하고, Port를 구성하고, RTE를 이용하여 SWC간 연결하는 작업 모두 Authoring tool에서 진행하기에, 설계자가 직접 코드를 짜는 일은 없는 것으로 보입니다. 그렇다면 개발자가 직접 구현해야하는 부분은 어떤 식으로 구현을 하는 건가요? Authoring Tool을 이용하여 SWC를 생성한 후, 거기까지만 일단 C코드로 추출한 뒤 해당 C파일에 개발자가 직접 코드를 작성하고, 해당 C파일을 arxml (C -> arxml이 되는 것인지는 잘 모르겠습니다)로 변환하여 authoring tool에서 ASW 영역 세팅을 마무리하는건가요?

안녕하세요.SWC가 다른 SWC, 혹은 BSW 단과 정보를 교환하기 위해서 Port가 필요하다고 설명해주셨습니다. SWC는 말 그대로 Software인데, port라는 창구가 왜 필요한 것인가요? 이 답변에 대해서 제가 고민해본바로는 아래와 같습니다. 1) Autosar에서 port라는 형식을 지정하도록 강제했고, 이 때문에 port를 쓰는 것이다.2) SWC 코드를 까볼 일이 잘 없다고 하셨지만, 혹시나 코드를 까볼 때 Port라고 구분된 식별자를 사용하여 사람이 코드를 읽을 때 해당 부분이 port임을 구분할 수 있고, 해당 코드를 타 SWC에 복사/재사용 등을 할 수 있다. 질문이 다소 중구난방이라서 요약을 해보자면, SWC에서 (HW에서 주로 사용하는) Port라는 단위가 왜 필요한 지에 대한 질문입니다.

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 자주 묻는 질문에 혹시 답이 있을 수 있어요.- 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. led 제어까지는 잘 동작했는데, uart 통신을 하려고 보니 시리얼 통신 테스트가 출력되지 않아요.그래서 uart 모듈이 잘못됐나 하고 툴에서 통신을 확인하려고 i를 따라해봤는데도 동작하지 않아요..디버깅을 하면 여기서 멈추고 계속 실행을 하면이렇게 바뀝니다ㅜㅜ expression 창을 보면 코드나 보드에 뭔가 이상이 있는 것 같은데 알 수 있는 방법이 있을까요.. 참고로 오실로스코프는 없습니다ㅜ

안녕하세요. 현재 DRAM ctrl 과제 진행 중테스트밴치를 통해 웨이브폼을 확인하는 중입니다.혹시 여기서 cnt값을 추가해서 확인하고 싶으면, 어떻게 해야 할까요? cnt는 DRAM cell 내부에서 조건에 따라 카운팅을 해줘tRCD,tWLC등의 조건을 만족하는지 확인하는 파라미터입니다. 그리고 추가적으로 웨이브폼 확인 중 의문이 생기는 부분을 확인하여 질문 드립니다.해당 부분은 첫 번째 WR신호를 마친후 o_ack가 high로 변하는 타이밍입니다.해당 타이밍에 저는 curr_row와 next_row의 addr값이 서로 다르다고 생각하였습니다.그래서 precharge로 넘어가야 할 것이라 예상했는데, 실제로는 같은 row로 인식하여 한번 더 쓰기를 진행했습니다. 다만 이번엔 dq핀에서 40이 아닌 50으로 출력값이 나왔습니다.... 혹시 왜 이렇게 동작했는지 알려주실 수 있을까요..감사합니다

안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) 안녕하세요 맛비님, 우선 훌륭한 강의 정말 감사합니다.대학교 시절 Altera(Intel)사의 제품으로만 HW가속화 작업을 해보아서, Xilinx사의 제품으로도 해보고 싶었는데 맛비님의 강의 덕분에 잘 수행할 수 있었습니다.다만 강의를 완료한 시점에 두 가지 여쭤보고 싶은 점이 있어, 이렇게 질문 남깁니다.1) 제가 지원하고자 하는 회사에서는 Verilog보다 VHDL을 선호하는 듯 하여, Verilog가 아닌 VHDL로도 HW 가속화 작업을 해보고 싶습니다. 맛비님 강의에서 Verilog로 작성된 파일을 VHDL 파일로 작성한 뒤 대체해도 다른 문제점 없이 정상적으로 동작을 할까요?2) 학부 시절 Intel사의 제품으로 했을 때도, 이번에 Xilinx 제품으로 했을 때도 연산 시간은 HW 가속화가 이루어졌지만 데이터를 불러오고 내보내는 시간이 너무 커서 살짝 아쉬운 마음이 들었습니다. 따라서 데이터를 불러오고 내보내는 시간까지 포함해도 HW 가속화를 진행해 보고 싶은 약간의 욕심이 있었는데, 맛비님의 Verilog HDL season2 강의 안에 이러한 부분이 있다는 것을 알게 되었습니다! 따라서 해보고 싶으나, 맛비님께서 Verilog HDL season2 강의의 난이도를 현업 종사자 4~8년 정도로 잡아놓으셔서 따라 하는 것이 가능할지 하는 걱정이 됩니다. (이번 달 졸업을 앞둔 4학년입니다.) 이번 HW 가속화 강의를 무리 없이 해냈다는 가정하에, Verilog HDL season2 강의 수행 역시 큰 문제가 없을까요? 혹은, season2 강의를 전부 이해하지 못하더라도 season2의 섹션9 부분(가속화 프로젝트)을 해결하는 데 문제가 없을까요?답변해 주시면 정말 감사하겠습니다.훌륭한 강의, 다시 한번 감사합니다.

lcd 파일 수행하려는데 이러한 애러가 뜹니다.라이브러리가 없다고 하는것 같은데어떻게 해결하나요?보드는 f429zi입니다 강사님이 주신 코드로 작성해서 추가 했는데 이렇게 뜹니다

안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요.[2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂[3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.=================질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)서로 예의를 지키며 존중하는 문화를 만들어가요.질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )먼저 유사한 질문이 있었는지 검색해보세요.잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.=================필요한 저장공감이 저렇게 뜨는데 이게 맞나요? 선생님거랑 선택한게 다르지 않은데 너무 크게 차이나서.. 게다가 노트북이다보니 저정도 공간 확보는 힘들것 같아서 질문드립니다

안녕하세요.열심히 verilog와 systemverilog를 공부중인 수강생입니다.학부에서 디지털설계를 배울때나, 뭐 인터넷에서 자료를 찾을 때 코드를 보면sequential logic : always @ (posedge clk) 사용combinational logic : always @(*) (혹은 assign) 사용이 공식처럼 되어있는 것 같고,맛비님의 Verilog season1의 강의를 들으며 코드를 봐도 마찬가지인데.... 현재 Systemverilog를 공부하고 있는데, 이런 저런 강의를 찾고 공부를 하다보니 , 여러 강의에서 아래와 같이 이야기를 하더라구요. ①Sequential logic에는 always @(posedge clk)이 아니라 always_ff @(posedge clk)을 사용하는 것이 좋고 combinational logic에는 always @(*) 대신 always_comb 를 사용하는 것이 좋다!(이유는 always_comb시 실수로 래치가 만들어지지 않고, 사람이 직접 @(*)을 관리하지 않고 자동적으로 감지하기 때문..) ②마찬가지의 맥락으로 여러 편리함의 이유때문에 variable 선언 시 reg 대신 logic을 사용하는 것이 편리하다. 이에 대해 한 가지 질문을 드리려고 합니다. 맛비님의 코드도 보면 always_ff나 always_comb, logic를 사용하진 않은 것 같은데 뭔가 다른 특별한 이유가 있어서 인가요?(=혹시 맛비님은 현업에서 logic이나 always_comb, always_ff을 사용하는데 Vivado simulation에서는 sv가 지원하지 않아서 강의용으로 코드에 사용하시지 않는 것인지.. 아니면 정말 뭔가 이유가 있어서 사용하지 않는 것인지가 궁금합니다.)