AXI4-Standard가 아닌 AXI4-lite를 이용한 DDR... - 인프런

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

[HDL 37장] Mem copy IP. DMA (Direct Memory Access) 설계 - 이론편 (High performance access to DRAM, Spec review)

AXI4-Standard가 아닌 AXI4-lite를 이용한 DDR 접근

해결된 질문

작성

714

안녕하세요. 맛비님

항상 좋은 강의 해주셔서 정말 감사합니다. 덕분에 항상 크나큰 실력 향상을 느끼게 되고, 하드웨어에 대한 지식이 많이 늘어남에 따라 제 자신에도 보람을 느끼게 됩니다.

제 질문은 다음과 같습니다.

강의의 3분 20초 경에서 Zybo 의 아키텍쳐를 보게되면 이 강의에서는 오른쪽 부분에 있는 HP AXI Ports를 통해서 DDR을 접근하므로 AXI4 - Standard를 이용하는 DMA를 설계한다는 점을 이해하였습니다.

속도면에서 설계하는게 의미가 없을 수 도 있지만, 왼쪽에 있는 General-Purpose AXI Ports의 경로를 통해 (즉, AXI4-lite를 통해) DMA를 설계할 수 도 있나요? 즉, PL영역에서 AXI4-lite를 이용하여 DDR Controller에 접근이 가능한지 궁금합니다.

예를 들어서 저희가 DMA를 설계할 때 검증환경에서 DMA를 Master로 두고 AXI VIP를 DDR MEM으로 모델링하여 slave로 두고 검증하는것을 볼 수 있는데, 이와 동일하게 AXI4-lite를 이용한 DMA를 Master로 두고, AXI VIP를 Slave로 두어서 설계가 가능한지 궁금합니다.

그리고 이러한 과정이 혹시 CPU같은곳에서 DDR에 접근할 때 이런 AXI4-lite를 사용해서 PL영역에서 메모리에 접근하는 속도보다 PS영역에서 접근하는 속도가 느린게 아닌지 궁금합니다.

항상 감사드립니다!!

=================

현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)

강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)
이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)
1. 개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..
글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)
1. 서로 예의를 지키며 존중하는 문화를 만들어가요.
2. 질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )
먼저 유사한 질문이 있었는지 검색해보세요.
잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.

==================

verilog-hdl fpga 임베디드 amba

답변 2

설계독학맛비

지식공유자

안녕하세요 :)

-> 강의에서 사용한 AXI4-Lite 는 PS 가 마스터 입니다. PL 이 마스터가 되는 AXI4-Lite Port 가 있고, DDR 까지 뚫려있다면 가능합니다. AXI 는 I/F 규약임으로, I/F 여부로 될것인가 안될 것인가를 판단하는건 아닌 것 같아요. 된다 안된다의 문제는 전체 시스템 아키텍쳐를 보고 판단할 수 있습니다. (DDR 까지연결이 되어 있는가?)

-> 당연히 가능합니다. (실제 Xilinx 제공하는 VIP 를 이용해서 만드실 수 있어요) 다만 현업에서 AXI4-Lite 를 Master 로 하여 DMA 를 설계하는 case 는 최소한 제 설계인생에서는 본적이 없어요. 공부차원에서 환경을 꾸며서 해보시는 것도 도움이 되실꺼에요. 저도 이 환경을 구성하는데 삽질을.. 했지만 공부에는 도움이 되었습니다 :)

-> AXI4-Lite PL 접근이 빠르냐, 누가 빠르냐의 여부는, 이 부분은 직접 구성하셔서 측정하시는게 도움이 될 것 같습니다. 뇌 피셜로는 CPU 도 DDR 의 data 를 접근할때, AXI4 HP 를 통해서 접근할 수 있어요.

(다음 이야기는 정답 아닙니다) 최소한 Zynq7000 의 아키텍쳐에서는 "CPU 의 memcpy 속도"가 "PL 에서 AXI4-Lite 이용한 DDR 접근" 보다 빠를겁니다. (CPU 승)

즐공하세요 :)

sunchoi

질문자

좋은 답변 감사드립니다.!! 이해가 확실하게 된 것 같습니다.

검증 환경도 직접 구성하고, 제 자신만의 DMA도 설계해보면서 더 높은 설계 실력을 가지도록 노력하겠습니다.

항상 좋은 강의 올려주셔서 감사합니다.

인프런 AI 인턴

안녕하세요, 인프런 AI 인턴이에요. AXI4-lite를 사용하여 DDR에 접근하는 것은 가능합니다. AXI4-lite는 간단한 인터페이스로 데이터 전송에 사용되는 신호의 수가 적기 때문에 AXI4-Standard보다 단순하고 제한된 기능을 제공합니다. 하지만 AXI4-lite는 단순성과 낮은 지연 시간으로 인해 많은 경우에 적용 가능합니다.

따라서, PL영역에서 AXI4-lite를 이용하여 DDR Controller에 접근하고 DMA를 설계할 수 있습니다. AXI VIP를 Slave로 두고 DMA를 Master로 설정하여 테스트 및 검증할 수 있습니다. 이를 통해 PL 영역에서 AXI4-lite를 사용하여 메모리에 접근하는 속도를 확인할 수 있습니다.

물론, AXI4-lite를 사용하는 경우에는 AXI4-Standard보다 전송 속도는 느릴 수 있습니다. AXI4-Standard는 더 많은 기능과 병렬 전송을 지원하기 때문에 데이터 처리량이 더 빠를 수 있습니다. 따라서, 속도 요구사항이 높거나 대량의 데이터를 처리해야 할 경우에는 AXI4-Standard를 사용하는 것이 더 적합합니다.

하지만 단순한 데이터 전송이나 낮은 대역폭 요구사항이 있는 경우에는 AXI4-lite를 고려할 수 있습니다. 강의에서 사용된 Zybo 보드의 경우, AXI4-Standard를 통해 DDR에 접근하는 것이 주로 사용되지만, AXI4-lite를 사용하는 것도 가능합니다.

추가적인 질문이 있으시면 언제든지 물어보세요. 감사합니다.

인프런 커뮤니티 질문&답변

AXI4-Standard가 아닌 AXI4-lite를 이용한 DDR 접근