툴 사용

작성한 질문수 1

0

안녕하세요, 답변 남겨드립니다.

네, Virtuoso와 HSPICE로 진행하셔도 괜찮습니다. 오히려 학연생 환경에서 TSMC 28nm PDK까지 접근 가능하다면, 툴 경험 자체는 상당히 좋은 자산이 됩니다. 제 강의에서는 수강생들이 동일한 환경에서 따라올 수 있도록 TSMC 180nm 공정 라이브러리를 기준으로 DC operating point, DC sweep, AC sweep, transient, noise 분석과 Single-Stage amp, BGR, AMP, LDO, Level-Shifter, Comparator, Oscillator, Charge-Pump 같은 Analog IP 설계를 다루고 있습니다.

다만 그대로 28nm에 옮겨서 수치까지 1:1로 맞추려고 하면 무리가 생길 수 있습니다. 180nm에서는 1.8V 또는 3.3V 계열 동작을 전제로 잡는 경우가 많고, 채널 길이도 어느 정도 길게 가져가면서 ro, gm, gain을 확보하기가 상대적으로 편합니다. 28nm에서는 VDD가 보통 0.9V에서 1.0V 근처로 낮아지고, intrinsic gain인 gmro가 작아지는 방향이라 같은 Single-stage amp를 설계해도 DC gain이 40dB 이상 나오던 구조가 20dB대에서 막히는 상황이 충분히 나옵니다. 그래서 W/L 값을 강의와 똑같이 따라 하기보다, 회로 토폴로지와 분석 순서를 따라가고 sizing은 28nm에 맞춰 다시 잡는 방식이 맞습니다.

실무 관점에서는 이게 더 좋은 훈련이기도 합니다. 예를 들어 LDO를 설계할 때 180nm에서는 pass device 크기와 compensation cap을 키워서 phase margin 60도 이상을 맞추는 식으로 접근할 수 있지만, 28nm에서는 낮은 VDD 때문에 error amp의 output swing, dropout margin, load transient에서 훨씬 빨리 한계가 보입니다. 이때 DC gain, UGB, phase margin, PSRR, load regulation을 각각 따로 보는 게 아니라, “Vout 오차 1퍼센트 이내, phase margin 55도 이상, load step 0mA to 10mA에서 undershoot 50mV 이하”처럼 본인 기준을 잡고 조정해야 합니다. 면접에서도 단순히 “28nm로 했습니다”보다 “180nm 기준 강의 회로를 28nm PDK로 포팅하면서 VDD 감소와 intrinsic gain 저하 때문에 compensation과 device sizing을 재조정했습니다”라고 말하는 쪽이 훨씬 설득력이 있습니다.

Virtuoso와 HSPICE 조합도 문제 없습니다. 강의의 핵심은 특정 버튼 위치를 외우는 게 아니라 schematic 구성, testbench 구성, OP point 확인, AC 안정도 확인, transient 응답 확인, corner별 worst-case를 잡는 흐름입니다. Virtuoso ADE에서 시뮬레이션을 돌리든, netlist를 뽑아서 HSPICE로 돌리든 최종적으로 보는 값은 Id, Vgs, Vds, Vth, gm, gds, gain, pole, zero, phase margin 같은 실무 지표입니다. 다만 강의 화면과 메뉴가 다를 수 있으니, 초반에는 강의와 동일한 회로를 180nm 기준 개념으로 이해하고, 이후 본인 환경의 28nm PDK에서 netlist include, model corner, device name, supply 조건을 맞춰가는 식으로 병행하시면 됩니다.

제가 추천드리는 방식은 강의 회로를 그대로 “복붙 구현”하려고 하기보다, 각 블록마다 목표 스펙을 하나씩 다시 잡는 겁니다. AMP라면 gain 30dB 이상, UGB 10MHz 이상, phase margin 60도 근처, power 100uW 이하처럼 잡고, Comparator라면 offset 5mV 이하, delay 1ns에서 10ns 범위, current 수십 uA 수준처럼 현실적인 기준을 세워보세요. 28nm에서는 mismatch, leakage, short-channel effect 영향이 커지기 때문에 Monte Carlo나 PVT corner까지 같이 보면 훨씬 좋습니다. 특히 TT만 맞는 회로는 실무에서 거의 의미가 없고, SS/FF와 온도 -40C to 125C, supply +/-10퍼센트 정도를 흔들었을 때 성능이 얼마나 무너지는지가 설계자의 실력으로 보입니다.

정리해서 말씀드리면, 수강 자체에는 전혀 무리 없습니다. 오히려 TSMC 28nm와 Virtuoso/HSPICE를 쓸 수 있는 환경이면 강의 내용을 더 실무적으로 확장할 수 있습니다. 다만 강의의 180nm 수치와 본인 28nm 결과가 다르게 나오는 건 정상이고, 그 차이를 “공정 스케일링에 따른 VDD, ro, gain, headroom, leakage 변화”로 설명할 수 있게 만드는 것이 제일 중요합니다. 이 방향으로 진행하시면 단순 수강이 아니라, 면접에서 꽤 강하게 어필할 수 있는 Analog IP 포팅 경험으로 가져가실 수 있습니다.