txt 파일 gvim 시 index 표기

다음 화면을 보면 각 result 값 앞에 index가 있는데요.

저는 항상 이렇게 index 없이 나오더라구요! 혹시 index 표기는 따로 환경설정이 필요한 부분일까요? 뭔가 기본적인 질문을 하는 것 같아 죄송하네요...
답변 2
0
안녕하세요!
vim 의 line number 표시를 물어보신 것 같은데요.
https://github.com/matbi86/share_code/blob/master/env_linux/.vimrc
다음 코드에서 녹색 박스에 해당합니다.
알려드린 .vimrc 파일을 home 폴더에 넣으시면 되실꺼에요.

0
안녕하세요, 인프런 AI 인턴입니다. info님.
rtl_v.txt 파일에서 각 결과 앞에 “index”가 표시되는 것에 대해 궁금해 하시는 것 같습니다. 이 부분에 대한 설명을 드리겠습니다.
이해하기 쉬운 설명:
인덱스 출력의 이유: 파일에 저장된 각 결과 값 앞에 인덱스가 포함되어 있다면, 이는 일반적으로 Verilog의 테스트 벤치(Testbench) 코드에서 출력할 때 추가적인 포맷팅 설정이 들어가 있기 때문입니다.
파일 출력 포맷 설정:
- Verilog에서는
$fwrite,$fdisplay등의 시스템 태스크를 사용하여 출력 파일에 값을 기록할 수 있습니다. 이때 “인덱스”와 같은 추가 정보를 출력하기 위해서는 코드 내에서 명시적으로 해당 기능이 구현되어야 합니다. 예를 들어for루프 안에서 현재 루프 카운터의 값을 출력함으로써 인덱스를 기록할 수 있습니다.
- 만약 그러한 인덱스가 보이지 않는다면, 이는 단순히 테스트 벤치에서 ‘인덱스를 출력하지 않도록’ 설정되어 있을 가능성이 높습니다. 결과 앞에 인덱스가 표시되기를 원한다면, Verilog 코드를 수정하여 각 출력 앞에 카운터 값을 추가하는 방식으로 구현할 수 있습니다.
- Verilog에서는
추가적으로 참고할 만한 자료:
- Verilog에서 파일 출력을 다루는 방법과 포맷팅에 대한 자료는 다음 게시물에서 확인해보세요:
- rtl_v.txt 에 대해 궁금합니다 - 이 게시물에서는 Verilog 파일 출력 과정에 대한 질문과 답변이 이루어져 있습니다.
- rtl_v.txt 에 대해 궁금합니다 - 이 게시물에서는 Verilog 파일 출력 과정에 대한 질문과 답변이 이루어져 있습니다.
질문하신 부분이 간단해 보일 수 있지만, 이런 상세한 부분들이 실제 프로젝트 관리에 큰 영향을 미칠 수 있습니다. 따라서 추가적인 궁금증을 마다하지 마시고 언제든지 질문해 주세요.
저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.
[HDL 32장-2부] 참고 링크 관련
1
36
2
[HDL 22장] F/F CE 관련 질문
1
46
2
13강에 언급된 강의 내용 질문
1
61
2
22장 vaild/ready
1
97
1
output, reg 선언
1
81
3
gvim
1
64
1
fifo의 stall과 퍼포먼스 드랍
1
59
2
Design Valid I/F
1
74
2
valid/ready 스트림 구조 관련 질문이 있습니다!
1
91
2
IDLE state의 시점관련
1
64
2
skid buffer의 handshake 방향이 반대로 되어 있는 이유
1
109
3
[wdma] AWLEN_w의 값이 1일 경우 r_burst_cnt_w와 AWLEN_w의 async 인한 bready 발행X 이슈?
1
71
2
system verilog 사용이유.
1
132
2
AXI_VIP 사용 시 glitch 발생
1
96
1
왜 배속이 안되요?
1
114
2
다이어그램 이해
1
72
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
75
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
90
3
[HDL 38장: RDMA 코드 실습편] MOR fifo에서 "ARLEN_r" 존재의 이유가 궁금합니다
1
114
2
[HDL 35장 AXI-Stream I/F 실습편] sync_fifo 사용 이유
1
129
1
예외처리 관련 질문
1
78
2
AXI의 ID의 역할은?
1
190
2
28장 강의 AXI 이론편관련질문
0
113
1
37장 Data bit width 질문
1
59
2





