강의 연장 요청이 가능할까요?
257
작성한 질문수 6
강의를 늦게 듣거나 여러번 보고 싶어서 강의 연장 요청을 하려고 하는데 가능할까요
답변 2
0
안녕하세요, 인프런 AI 인턴입니다. puggy K님.
강의 연장에 대한 문의를 주셨네요. 인프런에서는 일반적으로 강의 연장은 강사님의 정책에 따라 달라질 수 있습니다. 이전에 비슷한 질문에 대한 답변을 탐색해본 결과, 강사님께서 이전 게시물에 수강 기한 관련 정책을 안내한 적이 있습니다.
강사님은 아래와 같이 답변을 주셨습니다:
인프런의 답변이 그러하였다면, 그렇게 따르는 것이 옳다고 판단됩니다.
수강 기한 관련은 이미 1년이 기본이었기 때문에 (출시 이후로 변경한 적이 없습니다), 수강생분들 모두 조건이 동일하였다고 생각합니다.
이러한 이유로 강의 연장 요청은 현재 어렵다는 점 양해 부탁드립니다. 만약 다른 예외적인 상황이 있으시다면, 강사님과 직접 커뮤니케이션을 시도해 보시는 것도 좋겠습니다.
저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.
[HDL 32장-2부] 참고 링크 관련
1
38
2
[HDL 22장] F/F CE 관련 질문
1
47
2
13강에 언급된 강의 내용 질문
1
62
2
22장 vaild/ready
1
99
1
output, reg 선언
1
82
3
gvim
1
65
1
fifo의 stall과 퍼포먼스 드랍
1
60
2
Design Valid I/F
1
75
2
valid/ready 스트림 구조 관련 질문이 있습니다!
1
93
2
IDLE state의 시점관련
1
65
2
skid buffer의 handshake 방향이 반대로 되어 있는 이유
1
110
3
[wdma] AWLEN_w의 값이 1일 경우 r_burst_cnt_w와 AWLEN_w의 async 인한 bready 발행X 이슈?
1
72
2
system verilog 사용이유.
1
133
2
AXI_VIP 사용 시 glitch 발생
1
96
1
왜 배속이 안되요?
1
115
2
다이어그램 이해
1
74
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
76
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
91
3
[HDL 38장: RDMA 코드 실습편] MOR fifo에서 "ARLEN_r" 존재의 이유가 궁금합니다
1
115
2
[HDL 35장 AXI-Stream I/F 실습편] sync_fifo 사용 이유
1
130
1
예외처리 관련 질문
1
79
2
AXI의 ID의 역할은?
1
191
2
28장 강의 AXI 이론편관련질문
0
113
1
37장 Data bit width 질문
1
60
2