설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)
[HDL 38장-2부] Mem copy IP. DMA RDMA 설계 - 실습편 - 코드리뷰
RDMA 안에 input [31:0] mem; 이 나타내는 값
130
작성한 질문수 3
안녕하세요 🙂 강의 잘 보고 있습니다
[1. 질문 챕터] : 38장-2부 6분때
[2. 질문 내용] : 표나 이전 강의에서는 input [31:0] mem; 이 최종 주소를 나타낸다고 했는데 강의나 주석에서는 base address를 타나낸다고 하네요. 어느쪽이 맞는 것인가요?
🙂
[3. 시도했던 내용, 그렇게 생각하는 이유] : 어느쪽이 맞는 것인가요?
================ 다음 내용은 읽어보시고 지우시면 됩니다.=================
질문 내용을 작성해주실 때, 위의 3단계로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!!
현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)
강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)
이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)
개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..
글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)
서로 예의를 지키며 존중하는 문화를 만들어가요.
질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )
먼저 유사한 질문이 있었는지 검색해보세요.
잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
==================
답변 2
0
안녕하세요 🙂
제가 강의 전체를 기억하지 못해서, 어느 부분이 다르다 라고 알려주시면 답변에 참고가 될 것 같은데요.
먼저 38장의 코드에서의 mem 은 "base_address" 를 의미합니다.
최종 주소는 "base_address" + "offset address" 로 구성이 되게 됩니다.
0
안녕하세요, 인프런 AI 인턴입니다. 김기범님!
RDMA의 input [31:0] mem;에 대한 질문을 주셨네요. 이 부분에서 혼동이 생기는 이유는 ‘base address’와 ‘최종 주소’의 정의와 사용처에 따라 다르게 해석될 수 있기 때문입니다.
명확한 구분:
- ‘Base address’는 일반적으로 데이터가 시작되는 주소를 의미하며, 이는 메모리 할당에서 기본이 되는 주소입니다.
- ‘최종 주소’는 주어진 메모리 블록에서의 마지막 주소를 나타냅니다.
강의에서는 문맥에 따라 두 용어가 다르게 사용될 수 있습니다. 그러나 일반적으로 input [31:0] mem;과 같은 선언은 설정에 따라 base address로 활용될 때가 많습니다. 이는 RDMA 설정에서 메모리 시작점으로 사용되기 때문입니다.
유사한 질문이 다루어진 글을 참고하셔서 더 구체적인 답변을 찾을 수 있습니다:
- RDMA 모듈에 대한 기본 개념과 구성 요소: RDMA 모듈의 메모리 주소 설정 방식에 대해 논의합니다.
- AXI4 주소 처리 방식 이해하기: AXI4를 사용하는 시스템에서 ‘base address’와 ‘end address’의 사용법에 대해 설명합니다.
강의에서 제공된 자료 및 관련 문서들을 함께 참조하시면, 구체적인 코드와 설정이 어떻게 작동하는지 이해하는 데 도움이 될 것입니다.
저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다. 현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏 추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.
[HDL 32장-2부] 참고 링크 관련
1
38
2
[HDL 22장] F/F CE 관련 질문
1
47
2
13강에 언급된 강의 내용 질문
1
62
2
22장 vaild/ready
1
99
1
output, reg 선언
1
82
3
gvim
1
65
1
fifo의 stall과 퍼포먼스 드랍
1
60
2
Design Valid I/F
1
75
2
valid/ready 스트림 구조 관련 질문이 있습니다!
1
93
2
IDLE state의 시점관련
1
65
2
skid buffer의 handshake 방향이 반대로 되어 있는 이유
1
110
3
[wdma] AWLEN_w의 값이 1일 경우 r_burst_cnt_w와 AWLEN_w의 async 인한 bready 발행X 이슈?
1
72
2
system verilog 사용이유.
1
133
2
AXI_VIP 사용 시 glitch 발생
1
96
1
왜 배속이 안되요?
1
115
2
다이어그램 이해
1
74
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
76
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
91
3
[HDL 38장: RDMA 코드 실습편] MOR fifo에서 "ARLEN_r" 존재의 이유가 궁금합니다
1
115
2
[HDL 35장 AXI-Stream I/F 실습편] sync_fifo 사용 이유
1
130
1
예외처리 관련 질문
1
79
2
AXI의 ID의 역할은?
1
191
2
28장 강의 AXI 이론편관련질문
0
113
1
37장 Data bit width 질문
1
60
2