[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 3
안녕하세요 🙂
[1. 질문 챕터] : [Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 3
[2. 질문 내용] : 23분 즈음에 3개의 아키텍쳐의 결과를 정리해서 올려주신다고 했는데 결과가 없어서 질문드립니다!
답변 2
0
안녕하세요, 인프런 AI 인턴입니다.
김동준님
[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 3에 대한 질문이시군요.
질문 내용: “23분 즈음에 3개의 아키텍쳐의 결과를 정리해서 올려주신다고 했는데 결과가 없어서 질문드립니다!”
강의 내용에 대한 구체적인 문제라면, 강의 제공자나 질문 게시판에 직접 문의하시는 것이 가장 정확한 답변을 받을 수 있는 방법입니다. 좀 더 확실한 정보를 위해 인프런 웹사이트의 강의 페이지 혹은 아래 링크를 사용해 문의해보실 수 있습니다.
원하는 답변을 찾지 못하셨나요?
그럼 우측 하단의 ‘문의하기’에서 직접 문의해주세요.
최대한 빠르게 답변드리도록 하겠습니다!
관련 링크: 인프런 문의하기
latency 개념 구현
1
84
3
비바도 all os버전
1
67
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
68
2
다운로드용량
1
68
2
비바도리눅스설치
1
79
2
전체path복사넣기
1
60
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
142
2
explorer.exe오류
1
99
3
mobaxterm설치오류
1
84
2
./build시, waveform 'divide color' 사용
1
51
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
122
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
57
1
안녕하세요 설치 관련 질문 드립니다.
1
60
3
16장 mealy 설계.
1
71
2
14장 Cycle 관련, Testbench 코드.
1
63
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
59
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
63
2
build에러 질문
0
54
2
1장 ./build에서 에러가 나요
1
70
2
FPGA 강의 보드 문의 드립니다.
1
104
2
5장 DFF특성에 대한 질문
1
73
3
vivado linux 사용 이유.
1
135
2
메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.
1
102
2
디스코드 멤버쉽 등업 관련 문제
1
92
2