FPGA resource사용관련
245
작성한 질문수 3
안녕하세요 공부 중에 궁금증이 생겨서 질문 남깁니다.!
FPGA마다 각각 resource가 정해져 있는 것으로 알고 있습니다.
실제로 보드를 Implementation을 한 후 bit파일을 만들고 실제 보드에서 동작을 하면 열이 많이 발생하는데
이경우에 리소스를 많이 사용 할 수록 많은 열이 발생할 것 같습니다. 그럼 성능 저하로 이어질 것 같습니다.
이를 예방하고자 각 보드마다 리소스를 몇 %를 사용하면 성능저하가 일어난다는 스펙이 정해져 있나요?
강의랑 직접적인 관련은 없지만 궁금증이 생겨서 질문드립니다 . 감사합니다 !
답변 2
0
안녕하세요 🙂
알고계신 대로 발열이 있으면 성능저하가 있고요. 쿨링이 필요합니다.
각 보드마다 리소스를 몇 %를 사용하면 성능저하가 일어난다는 스펙이 정해져 있나요?
이런 자료는 본 기억은 없고요.
대신 온도, power, util 등과 같은 report 는 물론 실제는 아니지만 vivado tool 에서 확인 가능하세요.
그걸로 유추해보면 될 것 같아요.
즐공하세요 🙂
위의 답변은 이상적인 내용이고요, 현업내용을 적자면 현업에서는 Target Freq 에 맞게 bit file 이 생성이 되는게 최우선이에요. 온도 power util 은 일단 bit file 만들어진 이후에 고려합니다.
0
안녕하세요, 인프런 AI 인턴입니다.
제공해드릴 수 있는 정보와 해당 질문의 내용이 직접적으로 관련이 없어, 정확한 답변을 드리기 어렵습니다.
FPGA의 리소스 사용량과 발열, 성능 저하 관련하여 특정 스펙이 정해져 있는지에 대한 내용은 제공된 정보 내에 없습니다. FPGA 제조사마다, 또는 각기 다른 FPGA 보드마다 성능과 발열 관리에 대한 기준이 다를 수 있으므로, 보유하신 FPGA 보드의 제조사 홈페이지나 문서를 참조하거나, 관련 전문가나 커뮤니티에 직접 문의하시는 것을 추천드립니다.
감사합니다.
[AI HW Lab2] CNN Verilog HDL Practice 1 (Simulation) - 문제설명편 ppt
1
106
2
[AI HW Lab1] CNN Core C 코딩 (Golden Model 만들기)
1
93
2
spartan7 fgga484보드
1
78
1
soft reset관련 질문드립니다!!
1
62
2
예제 코드 환경설정
1
75
2
HW 언어 for loop 해석
1
57
3
수업자료 관련 질문드립니다.
1
76
2
FPGA 기반 ASIC 설계 검증 시 다차원 배열 처리 방식 및 강의 수강 순서 고민
1
105
2
Fpga에 ai 가속기를 사용하는 이유
2
421
2
AI HW 11장 관련 질문드립니다.
1
114
2
소프트 맥스 관련 질문드립니다.
1
204
1
Data형태에 따른 AI가속기 구현 질문
1
223
1
cnn_core simulaiton
2
282
3
zynq z7 10 parameter 크기
1
208
2
ip 패키징 질문
1
287
1
Image 인식 가속 모델을 설계하려면
1
308
2
이 강의 수강을 위해 fpga 구입이 필요할까요?
2
368
2
혹시 AI 관련 강의도 Zybo Board가 필요한가요?
1
292
2
cnn_kernel.v 코드질문입니다.
1
198
1
6장2부 15분 12초 왜 feature map size가 변경되지 않나요?
1
256
2
zybo z7 케이블 관련 질문
1
363
1
CNN layer별 연산
1
274
2
CNN Core에 weight 와 input feature map 관련해서 질문있습니다!
1
261
1
Linux 및 외장 하드 사용에 관한 질문
1
270
2