패키징시 이런 문제들이 뜹니다. 해결책에 대해서 여쭤보고싶습니다.&nbsp;[IP_Flow 19-11770] Clock interface 's00_axi_aclk' has no FREQ_HZ parameter.&nbsp;[IP_Flow 19-2187] The Product Guide file is missing.&nbsp;[IP_Flow 19-11888] Component Definition '<a target="_blank" rel="noopener noreferrer nofollow" href="http://xilinx.com">xilinx.com</a>:user:cnn_core_test_ci3_co32_v1_0:1.0 (cnn_core_test_ci3_co32_v1_0_v1_0)': IP description "cnn_core_test_ci3_co32_v1_0_v1_0" is not meaningful: same as name or display name

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)

ip 패키징 질문

[AI HW Lab3] CNN Verilog HDL Practice 4 (FPGA)

활성화 함수 적용, 바이어스 추가, 곱셈

인프런 커뮤니티 질문&답변

ip 패키징 질문