inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

Verilog FPGA Program 3 (DDR Controller, HIL-A35T)

FrameBuffer 활용 관련

239

홍대웅

작성한 질문수 1

0

Frame Buffer 강의 내용의 코드를 활용해서 GigE Vision 카메라를 연동 해보려고 하는데,

GigE IP 가 있어야만 가능한지 궁금합니다.

사용하려는 보드는 선생님의 다른 강의 들으면서, 구매했던 Zynq mini 7010 보드 입니다.

답변 부탁 드립니다.

감사합니다.

verilog-hdl fpga

답변 1

0

alex

안녕하세요.

강이 내용 중에 Frame Buffer를 구현하는 내용은 영상 데이터를 Frame Buffer( ddr3)에 저장하거나 읽는 내용입니다. GigE 를 구현하기 위해서는 해당 Interface에 대한 IP가 필요합니다. GigE 는 데이터 전송에 관한 내용으로 본 강의에는 포함되어 있지 않습니다.


감사합니다.

FIFO 질문

0

17

2

cache관련 질문 드립니다

0

37

1

수업자료내 출처 문의 드립니다.

0

31

2

보드 관련 질문 드립니다.

1

52

2

34장의 맛비 패턴 generator 관련 질문입니다!

1

52

2

34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?

1

53

1

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

1

56

2

환경설정 문

2

65

2

[HDL 32장-2부] 참고 링크 관련

1

65

2

강의 만료일 연장 신청

0

62

2

기초예제 파일 불러오기 문의

0

52

2

Zybo 환경에서 PL RTL UART 보드 검증 방법

0

59

2

혹시 별도의 자료가 있나요?

0

59

2

queue assignment pattern 문의 건

0

53

1

Mission 5 문의 건

0

80

2

Zynq z7 FPGA single-ended 관련

0

68

1

강의자료 PDF 어떻게받나요?

0

66

2

Differential Amp의 4가지 종류

0

65

1

[HDL 22장] F/F CE 관련 질문

1

77

2

UART0, 1 중 선택

1

88

2

fpga 개발보드

0

50

2

vivado 2022.1 version memory IP 구조

0

60

1

simulation 질문

0

69

1

[질문] HIL-A35T 악세사리 구매

0

195

1