inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

Verilog FPGA Program 3 (DDR Controller, HIL-A35T)

FrameBuffer 활용 관련

224

홍대웅

작성한 질문수 1

0

Frame Buffer 강의 내용의 코드를 활용해서 GigE Vision 카메라를 연동 해보려고 하는데,

GigE IP 가 있어야만 가능한지 궁금합니다.

사용하려는 보드는 선생님의 다른 강의 들으면서, 구매했던 Zynq mini 7010 보드 입니다.

답변 부탁 드립니다.

감사합니다.

verilog-hdl fpga

답변 1

0

alex

안녕하세요.

강이 내용 중에 Frame Buffer를 구현하는 내용은 영상 데이터를 Frame Buffer( ddr3)에 저장하거나 읽는 내용입니다. GigE 를 구현하기 위해서는 해당 Interface에 대한 IP가 필요합니다. GigE 는 데이터 전송에 관한 내용으로 본 강의에는 포함되어 있지 않습니다.


감사합니다.

[HDL 32장-2부] 참고 링크 관련

1

35

2

강의 만료일 연장 신청

0

32

2

기초예제 파일 불러오기 문의

0

25

2

Zybo 환경에서 PL RTL UART 보드 검증 방법

0

30

2

혹시 별도의 자료가 있나요?

0

33

2

queue assignment pattern 문의 건

0

33

1

Mission 5 문의 건

0

46

2

Zynq z7 FPGA single-ended 관련

0

40

1

강의자료 PDF 어떻게받나요?

0

42

2

Differential Amp의 4가지 종류

0

41

1

[HDL 22장] F/F CE 관련 질문

1

46

2

UART0, 1 중 선택

1

51

2

fpga 개발보드

0

29

2

vivado 2022.1 version memory IP 구조

0

38

1

강의 ppt 자료 요청건

0

56

2

datamoverbram모듈질문

1

63

2

latency 개념 구현

1

84

3

미션tree

0

40

3

강의7 질문

0

47

2

mission1 질문

0

60

3

Verilog Testbench DB 원본

0

50

1

13강에 언급된 강의 내용 질문

1

61

2

simulation 질문

0

54

1

[질문] HIL-A35T 악세사리 구매

0

190

1