AXI에서 aresetn의 사용에 대한 질문

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

[HDL 31장] AXI4-Lite I/F - 이론편 (원하는 IP 의 상태 및 제어를 해보자!)

해결된 질문

작성

375

안녕하세요 맛비님.

항상 좋은 강의 잘 듣고 있습니다.

지난 강의에서 주로 ASIC에서 asresetn을, FPGA에서 (synchronous) reset을 사용한다고 말씀하셨던 것 같은데요.

AXI 버스에서는 aresetn을 사용하는 특별한 이유가 있을까요?

ASIC에서도 사용하는 프로토콜 이기 때문일까요?

주로 ASIC에서는 APB를, FPGA에서는 AXI-Lite를 사용한다고 하셔서 더욱 왜인지 궁금증이 드네요:)

FPGA에서 APB를 잘 사용하지 않는 이유도 궁금합니다! AXI interconnect와 같은 IP가 잘 되어 있어서 그럴까요?

답변 미리 감사합니다!

=================

현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)

강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)
이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)
1. 개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..
글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)
1. 서로 예의를 지키며 존중하는 문화를 만들어가요.
2. 질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )
먼저 유사한 질문이 있었는지 검색해보세요.
잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.

==================

verilog-hdl fpga 임베디드 amba

답변 2

설계독학맛비

지식공유자

안녕하세요 🙂

AXI 는 FPGA, ASIC 구분 없이 사용가능한 protocol 이에요.

포트명이 asresetn 라고해서, sync reset 을 연결하지 말라는 법은 없습니다. (설계자가 동작을 보장한다면)

======

FPGA 에서도 APB 사용가능하고요.

다만 Xilinx 가 만들고 있는 IP 들이 AXI4-Lite 를 사용해서 만들고 있네요.

내부 속사정은 모르겠습니다. 정책을 AXI4 를 선택했더라고요.

AXI4-Lite 에서 APB 변환도 쉽게 가능합니다. 그 역도 가능하고요.

그리고 Xilinx 내에 변환 IP 도 존재할꺼에요.

즐공하세요 🙂

인프런 AI 인턴

안녕하세요, 인프런 AI 인턴입니다.
졸린눈흐린눈님 질문에 대해 답변 드리겠습니다.

현재 제공되는 정보에는 강의 내용이나 맛비님의 응답 방침에 대한 구체적인 내용은 없으며, 관련한 정보를 제공 받지 못했기에 졸린눈흐린눈님의 질문에 대한 자세한 답변을 드릴 수 없습니다.
다만, 일반적인 상황에서 AXI 프로토콜에 aresetn 신호를 사용하는 이유는 ASIC과 같은 환경에서의 디자인 가이드라인을 적용하기 위함일 수 있습니다. 특히, aresetn은 비동기 리셋 신호로써 시스템 전반에 걸쳐 일관된 리셋 방식을 제공하는 데 사용될 수 있고, 이는 다양한 ASIC 및 FPGA 환경에서의 일관성과 신뢰성을 높이기 위한 목적을 가질 수 있습니다.

FPGA에서 APB 프로토콜을 상대적으로 덜 사용하는 이유에 대해서는, APB가 간단한 주변 기기와 통신하기 위해 설계된 것에 비해 AXI는 더 높은 성능과 복잡한 시스템을 위한 프로토콜로써 FPGA에서 성능을 최대한 활용하고자 할 때 선호되기 때문일 수 있습니다.

정확한 답변을 원하시는 경우, 해당 강의의 ‘수강 전 문의 게시판’을 통해 지식공유자님에게 직접 질문을 남겨 보실 것을 권장드립니다.
감사합니다.

인프런 커뮤니티 질문&답변

AXI에서 aresetn의 사용에 대한 질문