alwayw구문의 작동 순서에 관해 문의드립니다.
294
작성한 질문수 1
Verilog를 이용한 FPGA 활용-기초 강의에서
첫번째 코드의 시뮬레이션의 결과가
이렇게 나오는데 구간 2와 구간 3이 왜 같은 클락에서 발생하지 않고 2번 발생후에 3번이 발생하는지 모르겠습니다.
병렬적으로 코드 구현이 된다고 이해를 했는데 혹시 제가 놓친 코드가 있을까요
답변 2
0
24페이지의 소스코드를 보면, (라인 37) 강제로 딜레이 #133 (133ns)을 주었기 때문입니다.
in1을 1로 만들고, 133ns 딜레이 후에 in2의 값이 10으로 변경됩니다.
이는 simulation상에서는 delay를 사용자가 원하는 대로 줄 수 있습니다.
(실제로 코드를 합성할 때에는 이렇게 딜레이를 줄 수 없습니다)
FIFO 질문
0
17
2
cache관련 질문 드립니다
0
36
1
수업자료내 출처 문의 드립니다.
0
31
2
보드 관련 질문 드립니다.
1
52
2
34장의 맛비 패턴 generator 관련 질문입니다!
1
51
2
34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?
1
53
1
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
56
2
[HDL 32장-2부] 참고 링크 관련
1
65
2
강의 만료일 연장 신청
0
62
2
기초예제 파일 불러오기 문의
0
52
2
Zybo 환경에서 PL RTL UART 보드 검증 방법
0
59
2
혹시 별도의 자료가 있나요?
0
58
2
Zynq z7 FPGA single-ended 관련
0
68
1
Differential Amp의 4가지 종류
0
65
1
[HDL 22장] F/F CE 관련 질문
1
77
2
UART0, 1 중 선택
1
87
2
Verilog를 이용한 FPGA 활용기초 37p 질문입니다.
0
91
2
10 bits * 10bits 연산 구현 질문
0
250
1
강의문의
0
293
1
오타 및 내용 수정이 필요합니다.
0
321
1
parts 선택 관련 문의드립니다 !
0
336
1
FPGA MCU Porting
0
558
1
reg 선언 후
0
408
2
행렬과 관련하여 문의드립니다.
1
380
1