inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

Verilog를 이용한 FPGA 활용 기초

signed, unsigned 덧셈, 뺄셈 - 16

10 bits * 10bits 연산 구현 질문

260

likepepsi

작성한 질문수 2

0

안녕하세요. 강사님

 

강의를 보던 중 10 bits * 10bits 연산 구현에서 bit position을 주석으로 두셔서 살펴 보던 중 곱셈에서 어떻게 bit position을 잡을 수 있는지 질문 드립니다.

 

어떻게 bit position 잡는지 공부 후 16bits * 16bits, 32bits * 32bits 두 곱셈도 스스로 학습해 보려 합니다.

fpga verilog

답변 1

1

alex

안녕하세요.

bits position 은 10진수와 같다고 생각하면 됩니다.

예를 들어 123 * 456 을 계산한다면,

1 x 4 x 100 x 100,

1 x 5 x 100 x 10,

1 x 6 x 100 x 1

2 x 4 x 10 x 100

2 x 4 x 10 x 10

2 x 6 x 10 x 1

3 x 4 x 1 x 100

3 x 5 x 1 x 10

3 x 6 x 1 x 1

위의 것을 모두 더하면 됩니다.

마찬가지로,

in1[9:6] x in2 [9:6] x 2^6 x 2^6 = in1[9:6] x in2[9:6] x 2^12 = (in1[9:6] x in2[9:6])<<12

이렇게 됩니다.

mul_1 = in1[9:6] * in2[9:6]; // 19:12, 12 : 6+6, 4bits x 4bits 는 8bits 이므로, 12 ~ 19 까지, 19:12

 

감사합니다 ~!!

수강 순서 질문 있습니다

1

19

2

cache에서 data miss가 나고 메모리에서 read data할때 이해가 안가는 신호가 있어서 질문 드립니다.

0

26

1

13장 파이프라인 질문 드립니다.

1

67

2

UART의 역할이 PC와 PS를 연결해 주는 역할로 알고 있습니다.

1

59

2

L2_P4 data_average 코드 리뷰 및 waveform 질문 드립니다.

1

63

2

Ubuntu 20.04.5 설치관련 문의드립니다

1

79

2

LV2-2 Patter Detector code review 부탁드립니다.

1

41

1

환경 설정하는 guide 최신화 부탁드립니다.

1

73

2

Arty A7-35T 구매 불가

0

55

2

git hub 404 error 도움 부탁드립니다.

1

59

2

LT스파이스 라이브러리 다운이 안됩니다.

0

55

2

어떤 방식으로 이 강의를 듣고 공부를 해야 하는지 고민 됩니다.

0

66

2

쿼터스 스케메틱에 대한 질문

0

42

2

실행 시 node or model name expected.

0

49

2

FIFO 질문

0

39

2

cache관련 질문 드립니다

0

65

1

Verilog를 이용한 FPGA 활용기초 37p 질문입니다.

0

112

2

강의문의

0

303

1

오타 및 내용 수정이 필요합니다.

0

333

1

alwayw구문의 작동 순서에 관해 문의드립니다.

0

312

2

parts 선택 관련 문의드립니다 !

0

349

1

FPGA MCU Porting

0

571

1

reg 선언 후

0

422

2

행렬과 관련하여 문의드립니다.

1

394

1