inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

Verilog를 이용한 FPGA 활용 기초

signed, unsigned 덧셈, 뺄셈 - 16

10 bits * 10bits 연산 구현 질문

250

likepepsi

작성한 질문수 2

0

안녕하세요. 강사님

 

강의를 보던 중 10 bits * 10bits 연산 구현에서 bit position을 주석으로 두셔서 살펴 보던 중 곱셈에서 어떻게 bit position을 잡을 수 있는지 질문 드립니다.

 

어떻게 bit position 잡는지 공부 후 16bits * 16bits, 32bits * 32bits 두 곱셈도 스스로 학습해 보려 합니다.

fpga verilog

답변 1

1

alex

안녕하세요.

bits position 은 10진수와 같다고 생각하면 됩니다.

예를 들어 123 * 456 을 계산한다면,

1 x 4 x 100 x 100,

1 x 5 x 100 x 10,

1 x 6 x 100 x 1

2 x 4 x 10 x 100

2 x 4 x 10 x 10

2 x 6 x 10 x 1

3 x 4 x 1 x 100

3 x 5 x 1 x 10

3 x 6 x 1 x 1

위의 것을 모두 더하면 됩니다.

마찬가지로,

in1[9:6] x in2 [9:6] x 2^6 x 2^6 = in1[9:6] x in2[9:6] x 2^12 = (in1[9:6] x in2[9:6])<<12

이렇게 됩니다.

mul_1 = in1[9:6] * in2[9:6]; // 19:12, 12 : 6+6, 4bits x 4bits 는 8bits 이므로, 12 ~ 19 까지, 19:12

 

감사합니다 ~!!

FIFO 질문

0

17

2

cache관련 질문 드립니다

0

36

1

수업자료내 출처 문의 드립니다.

0

31

2

보드 관련 질문 드립니다.

1

52

2

34장의 맛비 패턴 generator 관련 질문입니다!

1

51

2

34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?

1

53

1

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

1

56

2

[HDL 32장-2부] 참고 링크 관련

1

65

2

강의 만료일 연장 신청

0

62

2

기초예제 파일 불러오기 문의

0

52

2

Zybo 환경에서 PL RTL UART 보드 검증 방법

0

59

2

혹시 별도의 자료가 있나요?

0

58

2

Zynq z7 FPGA single-ended 관련

0

68

1

Differential Amp의 4가지 종류

0

65

1

[HDL 22장] F/F CE 관련 질문

1

77

2

UART0, 1 중 선택

1

87

2

Verilog를 이용한 FPGA 활용기초 37p 질문입니다.

0

91

2

강의문의

0

293

1

오타 및 내용 수정이 필요합니다.

0

321

1

alwayw구문의 작동 순서에 관해 문의드립니다.

0

294

2

parts 선택 관련 문의드립니다 !

0

336

1

FPGA MCU Porting

0

558

1

reg 선언 후

0

408

2

행렬과 관련하여 문의드립니다.

1

380

1