inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

Verilog를 이용한 FPGA 활용 기초

오타 및 내용 수정이 필요합니다.

314

Joy Lee

작성한 질문수 1

0

제목과 같이 오타 및 내용 수정이 필요한 듯하여 내용 남김니다.

page. 3

오타: clocck -> clock

 

page. 8

xc7a35tcsg325-1 로 setting 시 implementaion시 error 발생.

이미지 내용대로 xc7a35tcsg324-1 이어야 문제 없음.

시간 많이 까먹었네요 ㅜㅜ..

 

열심히 기초 닦고, 다음 step 으로 진행, 보드도 구매하여 실습으로 ~~~

 

 

fpga verilog

답변 1

0

alex

감사합니다~

수정하겠습니다 ~!!

[HDL 32장-2부] 참고 링크 관련

1

36

2

강의 만료일 연장 신청

0

33

2

기초예제 파일 불러오기 문의

0

26

2

Zybo 환경에서 PL RTL UART 보드 검증 방법

0

31

2

혹시 별도의 자료가 있나요?

0

34

2

Zynq z7 FPGA single-ended 관련

0

40

1

Differential Amp의 4가지 종류

0

42

1

[HDL 22장] F/F CE 관련 질문

1

46

2

UART0, 1 중 선택

1

51

2

fpga 개발보드

0

30

2

vivado 2022.1 version memory IP 구조

0

39

1

datamoverbram모듈질문

1

63

2

latency 개념 구현

1

84

3

13강에 언급된 강의 내용 질문

1

61

2

비바도 all os버전

1

68

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

69

2

Verilog를 이용한 FPGA 활용기초 37p 질문입니다.

0

74

2

10 bits * 10bits 연산 구현 질문

0

242

1

강의문의

0

287

1

alwayw구문의 작동 순서에 관해 문의드립니다.

0

279

2

parts 선택 관련 문의드립니다 !

0

328

1

FPGA MCU Porting

0

547

1

reg 선언 후

0

402

2

행렬과 관련하여 문의드립니다.

1

374

1