설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)
[HDL 38장-2부] Mem copy IP. DMA RDMA 설계 - 실습편 - 코드리뷰
[HDL 38장-2부] RDMA, localparam NUM_ARLEN_BIT
518
작성한 질문수 8
'8' 보다는 '9' 로 고정해 두는 게 좋아 보입니다.
localparam NUM_MAX_BURST = 256; 케이스를 위해서요.
관련된 r_ARLEN_ar 은 고정된 8비트 포트에 연결되니 reg [7:0] 으로 고정하고요.
'8' 인 상태에서 256 burst length 로 테스트하더라도 정상 동작한 것은 아니지만 error는 발생하지 않습니다. r_ARLEN_ar 값이 '-1', 즉 0xff 가 되어 같은 효과를 냈고, r_hs 의 total count 에 도달해 종료되고, 테스트 벤치에서의 값 비교도 바이트 0~0xff 반복 비교라 통과됩니다. (src, dest 위치 매핑은 틀어졌어도)
r_num_total_stream_hs 의 경우 [31-NUM_SAMPLE_IN_AXI_DATA:0] 로 할 경우 AxSize 가 128 까지 가능한데다, AxSize 에 따라 RDMA total bytes 설정 범위가 영향 받는 것 보다는 [31-AXI_DATA_SHIFT:0] 으로 하는 게 나아 보입니다. (관련된 *_cnt 들 포함)
답변 2
0
안녕하세요 :)
말씀해주신 내용이 맞다고 판단됩니다.
https://www.inflearn.com/news/975147
공지로 올렸고, 확인하시면 될 것 같아요.
코드의 완성도가 점점 올라가네요 ㅎ
즐공하세요 :)
0
안녕하세요 :)
오.........................................................
(돌려보진 못했는데) 읽어보니 말씀하신 내용이 맞을 수 있겠네요.
주말에 test 해보겠습니다.
감사합니다!
[HDL 32장-2부] 참고 링크 관련
1
38
2
[HDL 22장] F/F CE 관련 질문
1
47
2
13강에 언급된 강의 내용 질문
1
62
2
22장 vaild/ready
1
99
1
output, reg 선언
1
82
3
gvim
1
65
1
fifo의 stall과 퍼포먼스 드랍
1
60
2
Design Valid I/F
1
75
2
valid/ready 스트림 구조 관련 질문이 있습니다!
1
93
2
IDLE state의 시점관련
1
65
2
skid buffer의 handshake 방향이 반대로 되어 있는 이유
1
110
3
[wdma] AWLEN_w의 값이 1일 경우 r_burst_cnt_w와 AWLEN_w의 async 인한 bready 발행X 이슈?
1
72
2
system verilog 사용이유.
1
133
2
AXI_VIP 사용 시 glitch 발생
1
96
1
왜 배속이 안되요?
1
115
2
다이어그램 이해
1
74
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
76
2
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
1
91
3
[HDL 38장: RDMA 코드 실습편] MOR fifo에서 "ARLEN_r" 존재의 이유가 궁금합니다
1
115
2
[HDL 35장 AXI-Stream I/F 실습편] sync_fifo 사용 이유
1
130
1
예외처리 관련 질문
1
79
2
AXI의 ID의 역할은?
1
191
2
28장 강의 AXI 이론편관련질문
0
113
1
37장 Data bit width 질문
1
60
2