작성한 질문수 2

0

자세한 답변 감사합니다.

말씀해주신 내용을 통해 풀업 저항과 디커플링 커패시터 값을 선정할 때 어떤 항목을 봐야 하는지는 이해했습니다. 다만 실제 설계에서 기준값을 잡는 부분은 아직 어렵게 느껴집니다.

예를 들어 풀업 저항을 선정할 때 계산식으로 상한과 하한을 잡을 수는 있지만, “어느 정도의 상승 시간을 적절하다고 볼 것인지”, “어느 정도의 noise margin을 확보해야 충분한지” 같은 기준을 어떻게 잡는지가 아직 모호합니다.

디커플링 커패시터도 마찬가지로, 전원 drop을 어느 정도까지 허용할지, 여러 용량의 커패시터를 어느 수준까지 배치해야 충분한지 판단하는 기준이 궁금합니다.

이런 부분은 결국 여러 회로를 경험하면서 감각을 쌓아야 하는 영역인지, 아니면 초보 설계자가 참고할 수 있는 일반적인 판단 순서나 체크 기준이 있는지 궁금합니다.

0

안녕하세요, 답변 남겨드립니다.

질문 주신 내용은 PHY칩 schematic 설계에서 정말 좋은 포인트입니다. 이 부분은 단순히 “데이터시트에 내부 풀업이 있으니 외부 풀업은 필요 없다”로 끝내기보다, 실제 보드에서 그 신호가 얼마나 안정적으로 High를 유지하고, Low로 떨어질 때 디바이스가 무리 없이 전류를 sink할 수 있는지를 같이 봐야 합니다. 지금 질문하신 INT 핀은 강의 커리큘럼상 STM32 Mixed-signal 보드의 PHY칩 schematic 설계 파트와 정확히 연결되는 내용입니다.

INT 핀이 open-drain output이고 내부에 9.5kohm 풀업이 있다고 되어 있으면, 동작 자체만 놓고 보면 외부 풀업 없이도 High 레벨은 만들어질 수 있습니다. 그런데 제가 외부 풀업을 추가한 이유는 “기능 동작”보다 “보드 레벨 안정성”을 더 넓게 봤기 때문입니다. 내부 풀업 9.5kohm은 대체로 약한 풀업에 가깝고, 데이터시트에 min/max tolerance가 명확히 보장되지 않으면 양산 조건에서 9.5kohm 그대로라고 보기 어렵습니다. 예를 들어 3.3V 기준으로 내부 9.5kohm만 쓰면 Low일 때 흐르는 전류는 대략 I = 3.3V / 9.5kohm = 0.35mA 정도입니다. 이 정도면 소비전류 관점에서는 부담이 작지만, 라인에 기생 커패시턴스가 30pF만 붙어도 상승 시간은 t_r ~= 2.2RC = 2.2 x 9.5kohm x 30pF = 약 0.63us 정도가 됩니다. 인터럽트 신호라서 수십 MHz처럼 빠를 필요는 없지만, 주변에 Ethernet PHY 클럭, RMII/MII 신호, Magnetics 주변 노이즈가 같이 있는 보드에서는 약한 High 레벨이 노이즈에 더 취약해질 수 있습니다.

외부에 예를 들어 10kohm을 추가하면 내부 9.5kohm과 병렬이 되어서 유효 풀업은 R_eff = 9.5kohm || 10kohm = 약 4.87kohm이 됩니다. 이때 Low일 때 PHY가 sink해야 하는 전류는 I = 3.3V / 4.87kohm = 약 0.68mA 수준입니다. 일반적인 open-drain INT 핀에서 1mA 이하 sink 전류는 크게 부담되지 않는 경우가 많고, 대신 상승 시간은 절반 가까이 줄어듭니다. 30pF 기준이면 t_r ~= 2.2 x 4.87kohm x 30pF = 약 0.32us 정도가 되죠. 제가 외부 풀업을 넣은 판단은 “내부 풀업이 있으니 없어도 된다”가 아니라, “외부 보드 배선, MCU 입력 누설, EMI 환경, 양산 편차까지 고려하면 4.7kohm~10kohm 정도의 외부 풀업으로 신호 마진을 확보하는 편이 더 안전하다”에 가깝습니다.

풀업 저항 값은 데이터시트에 권장값이 없으면 실제로 계산을 합니다. 다만 실무에서 매번 아주 정밀하게 계산한다기보다는, 먼저 상한과 하한을 잡고 그 안에서 표준값을 고릅니다. 하한은 open-drain 출력이 Low를 만들 때 감당해야 하는 sink current로 정합니다. 식으로 쓰면 R_pullup >= (VDD - VOL_max) / I_sink_allow 정도입니다. 예를 들어 VDD = 3.3V, VOL_max를 0.4V 이하로 보고, 핀에 1mA 이상은 부담시키고 싶지 않다면 R >= (3.3V - 0.4V) / 1mA = 2.9kohm이 됩니다. 그래서 2.2kohm은 조금 공격적일 수 있고, 4.7kohm이나 10kohm은 안전한 쪽에 들어옵니다.

상한은 상승 시간과 누설 전류로 봅니다. 상승 시간 기준은 R_pullup <= t_r_target / (2.2 x C_line)로 잡으면 됩니다. 예를 들어 INT 라인의 총 기생 커패시턴스를 MCU 입력, PHY 핀, 배선까지 합쳐 50pF로 보고, 상승 시간을 1us 이내로 두고 싶다면 R <= 1us / (2.2 x 50pF) = 약 9.1kohm이 됩니다. 이 조건이면 10kohm은 살짝 느릴 수 있고 4.7kohm이 더 여유가 있습니다. 반대로 인터럽트가 아주 느린 이벤트이고 라인이 짧아서 20pF 수준이면 10kohm도 충분합니다. 그래서 실무에서는 4.7kohm, 10kohm, 47kohm 같은 흔한 값 중에서 “전류를 얼마나 아낄 것인가”와 “노이즈에 얼마나 강하게 만들 것인가”를 같이 보고 선택합니다. 배터리 제품이면 47kohm 쪽도 검토하지만, Ethernet PHY가 들어간 보드처럼 이미 수십 mA 이상 쓰는 시스템에서는 INT 풀업에서 0.3mA 아끼는 것보다 노이즈 마진과 디버깅 안정성을 더 우선하는 경우가 많습니다.

디커플링 커패시터도 데이터시트 권장값을 그대로 쓰는 것에서 끝내지 말고, 왜 그 값이 들어갔는지 아는 게 좋습니다. 특히 PHY, MCU, ADC처럼 mixed-signal 보드에서는 0.1uF 하나를 붙였는지, 1uF와 0.1uF를 병렬로 붙였는지, PLL 전원이나 AVDD에 ferrite bead 뒤로 별도 decap을 붙였는지가 실제 노이즈 성능과 bring-up 안정성에 영향을 줍니다. 데이터시트의 0.1uF 권장은 “고주파 순간 전류를 핀 바로 옆에서 공급하라”는 의미가 강하고, 1uF~4.7uF는 조금 더 낮은 주파수의 rail droop를 잡는 역할이 큽니다. 중요한 건 이상적인 C 값이 아니라 실제 부품의 ESL, ESR, DC bias, 배치 거리까지 포함한 임피던스입니다. 0.1uF라고 해도 0402와 0603의 ESL이 다르고, 1uF X5R 커패시터는 3.3V DC bias에서 실효 용량이 50~80% 수준으로 떨어질 수 있습니다.

데이터시트에 디커플링 값이 없으면 실무에서는 전원 핀의 성격과 전류 변화량을 보고 정합니다. 가장 기본적인 식은 C >= I_step x dt / dV 입니다. 예를 들어 어떤 IC가 순간적으로 50mA 전류를 100ns 동안 더 요구하고, 전원 droop를 50mV 이내로 묶고 싶다면 C >= 50mA x 100ns / 50mV = 0.1uF가 됩니다. 그래서 디지털 IC 전원 핀 근처에 0.1uF가 자주 나오는 겁니다. 그런데 이 계산은 이상적인 커패시터 기준이라 실제 보드에서는 0.1uF 하나만 믿지 않고, IC 전원 핀마다 0.1uF를 가깝게 두고, rail 단위로 1uF~10uF bulk를 추가하는 식으로 갑니다. PHY처럼 25MHz/50MHz clock과 고속 edge가 있는 부품은 VDDIO, VDD core, AVDD가 나뉘어 있으면 각 rail마다 0.1uF를 핀 근처에 놓고, analog/PLL 쪽은 ferrite bead 이후에 0.1uF + 1uF 조합을 두는 경우가 많습니다.

여기서 수강생분이 가져가시면 좋은 감각은 “데이터시트 권장은 최소한의 안전한 출발점이고, 보드 설계자는 그 권장값이 내 PCB 환경에서도 성립하는지 확인하는 사람”이라는 점입니다. 외부 풀업도 마찬가지로, 내부 9.5kohm이 있으니 부품 하나 줄여서 BOM cost를 낮출 수는 있습니다. 저항 하나가 1원~몇 원 단위라 양산 수량이 10만 대면 의미가 생기죠. 반대로 개발 초기 보드나 포트폴리오용 보드에서는 저항 하나를 줄이는 것보다 bring-up 때 INT 신호가 안정적으로 보이고, 오실로스코프로 High/Low 전압과 edge를 확인하기 쉬운 쪽이 더 중요합니다. 그래서 저는 이런 신호에는 보통 4.7kohm~10kohm 외부 풀업을 우선 검토하고, 양산 최적화 단계에서 내부 풀업만으로도 온도, 전압, 노이즈, EMI 조건을 통과하는지 확인한 뒤 DNI 처리나 삭제를 판단하는 흐름으로 가져갑니다.