현재 직장인이라서 시간이 너무 없습니다.
너무 바빠서 하루 딱 접속했습니다. design compiler를 더 써보고 싶은데 기간 연장이 가능할까요? 아니면 언제 또 챌린지를 여시나요? 회사에서도 물론 디자인 컴파일러를 쓸수있는데 예제 파일이 없어서 혼자 공부 하기가 어려워서 이 강의를 통해 꼭 공부하고 싶습니다.
답변 3
0
안녕하세요, 012qudwn님
저희 내부 검토 결과, 합성 챌린지 3기 모집을 진행하기로 결정하였습니다.
3기 모집은 2월 4일 (수요일) 오전 9:00 부터 모집이 시작됩니다.
감사합니다.
0
안녕하세요, 메타앙코르 입니다. 바쁘신 와중에도 저희 강의를 수강 해 주신 점 감사합니다.
해당 건은 저희 내부 논의 후에 빠른 시일 내로 다시 답변 드리도록 하겠습니다.
감사합니다.
0
안녕하세요, 인프런 AI 인턴입니다. 012qudwn님.
현재 수강 중이신 “[2주 합성 실습 챌린지 2기] 실무환경(Synopsys Design Compiler) RTL 합성 체험하기” 강의와 관련하여, 합성 실습 환경에서 Synopsys Design Compiler 사용 기간 연장 또는 추가 챌린지 일정에 대해 궁금하시군요.
강의의 라이센스 연장이나 추가 챌린지 일정은 지식공유자나 인프런 플랫폼 담당자와 직접 소통하는 것이 가장 정확한 정보를 얻는 방법입니다. 일반적으로 이러한 연장은 지식공유자가 수강생의 요청에 따라 결정할 수 있거나, 플랫폼 정책에 따라 이루어질 수 있습니다.
아래 이전의 관련 게시글을 참조하시기 바랍니다:
- “DC license 발급 관련 문의”: 이 게시글에서는 Synopsys Design Compiler의 라이센스 관련 정보를 제공하고 있으며, 추가적인 실습 도구 사용에 대한 내용도 확인할 수 있습니다.
위의 정보를 확인하신 후 추가적으로 강의 Q&A 게시판을 통해 지식공유자에게 직접 문의해 보시거나, 인프런 고객센터에 문의하시면 더 구체적인 도움을 받으실 수 있습니다.
저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다. 현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.
메모리 리셋 관련 질문 드립니다.
0
8
1
RTL_ROM이 무엇인지 알고 싶습니다.
0
9
1
인터럽트 컨트롤러 요청 처리와 처리 완료 구문 중 이해가 안되는 내용이 있습니다.
1
34
2
enable_latch가 F/F이 아니라 래치인 이유가 궁금합니다.
1
33
2
카페 등업신청
0
42
1
fpga
1
59
2
test class의 constructor 부분을 보다가 궁금한 점이 있어 질문드립니다.
0
38
1
FPGA 연결 확인 방법
0
47
1
lwip 실험중 오류 상황
0
66
2
uvm config db에 대해 궁금한 점이 있습니다.
0
66
1
이 강의 zboz7보드에서도 실행 가능한가요?
1
71
1
강의자료 기한 연장 + 로드맵 문의
0
66
2
Chapter 16 FSM 관련 질문
1
85
2
강의 환경(linux) 관련 질문
1
103
2
강의자료 업로드 될까요
0
67
2
output.txt가 이상하게 나옵니다.
1
81
2
L2_P08 SRAM 코드 리뷰 부탁드립니다.
1
83
2
Arty Z10 관련 문의
1
80
2
season 2 코딩테스트 강의에 대한 문의드립니다.
1
73
1
4:1먹스 구현방식에 대한 질문입니다.
1
69
2
Windows 기능 켜기
1
89
2
cache에서 data miss가 나고 메모리에서 read data할때 이해가 안가는 신호가 있어서 질문 드립니다.
0
84
1
[L1-P02] 멀티플렉서 실전 결과 확인하는데 시간이 너무 걸립니다.
0
78
2
13장 파이프라인 질문 드립니다.
1
121
2