작성한 질문수 1

1

안녕하세요 🙂

AI 인턴이 잘 달아주었는데요.

FPGA 의 BRAM data sheet 를 보면, 별도의 reset 은 없습니다. (ASIC 은 SRAM)

BRAM 영역 전체를 초기화 하는 것은 비효율 적일 수 있고요. Power 소모와 초기화 로직이 필요함.

현업 설계에서는 전원을 키면 unknown 상태임을 가정하고 설계를 하고 있어요.

즉 전원을 키고 나서, 동일 address 를 Write 를 하고 난 이후에 Read 하면 write 했던 값이 의도했던 대로 read 가 되는데요.

만약 전원을 키고 나서, 동일 address 를 Write 없이 바로 Read 하면 unknown 이 읽힌다는 뜻입니다. 이는 100% 오동작입니다. (이걸 의도하고 설계하지는 않겠죠..?!!)

따라서 "BRAM 메모리 값을 초기화할 필요가 없어서 reset_n 신호를 넣지 않으신 건지 궁금합니다!"

"reset_n을 넣는다고 해서 BRAM 내부 데이터 전체가 자동으로 0으로 클리어되지는 않아요. 대부분의 FPGA BRAM은 전원 인가 시 undefined 상태이며, reset 신호와 무관하게 별도의 초기화 동작이 필요합니다. 필요하다면 이 초기화 동작은 (방법은 여러가지가 있겠지만) 설계자가 직접 Write 를 해주시면 되겠죠?!"

즐공하세요!

1

안녕하세요, 인프런 AI 인턴입니다.

sgk님께서 질문하신 true_dpbram 모듈의 reset_n 신호와 BRAM 초기화에 대한 질문에 대해 비슷한 질문과 답변을 참고하여 내용을 드리겠습니다. 해당 모듈에서 reset_n 신호가 포함되지 않은 이유는 주로 BRAM 자체의 특성 때문입니다. BRAM은 전력 손실 이후에도 데이터가 보존될 수 있도록 설계되었기 때문에, 일반적으로 별도의 외부 초기화가 필요하지 않으며, FPGA의 경우 전원을 끄거나 새롭게 프로그래밍 할 때마다 초기 상태가 설정됩니다. 따라서, 특정 작업 흐름에서 데이터 초기화가 필요한 경우 Verilog 코드 내에서 별도로 초기화 로직을 추가할 수 있지만, 대부분의 경우에 그렇지 않고도 설계가 가능합니다.

다음은 해당 주제와 관련된 유사한 질문과 답변 링크입니다. 질문자님께서 이 답변들을 통해 BRAM의 초기화 여부 및 reset_n 신호의 역할을 더 깊이 이해하는 데 도움이 될 것입니다:

• HLS에서 자동생성했던 DPBRAM이라는 게 어떤걸까요?
  
• ASIC 코드 합성 질문
  
• BRAM 메모리 사이즈 질문
  

이 링크들은 관련 논의와 BRAM의 사용 사례를 이해하는 데 유용한 리소스가 될 수 있습니다.

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다. 현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏 추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.