
회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project
회로설계 멘토 삼코치
₩99,000
13시간만
25%
₩74,250
초급 / Verilog HDL, FPGA, amp, circuit
5.0
(34)
삼성전자 현직자가 알려주는 디지털/아날로그 회로설계 기초와 실무! 회로설계 용어집, 세부 직무 선택 방법, 직무 면접 대비법까지 모두 받아가세요!
초급
Verilog HDL, FPGA, amp

회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project
회로설계 멘토 삼코치
₩99,000
13시간만
25%
₩74,250
초급 / Verilog HDL, FPGA, amp, circuit
5.0
(34)
삼성전자 현직자가 알려주는 디지털/아날로그 회로설계 기초와 실무! 회로설계 용어집, 세부 직무 선택 방법, 직무 면접 대비법까지 모두 받아가세요!
초급
Verilog HDL, FPGA, amp

회로설계 입문자를 위한 디지털, 아날로그 설계와 실무 Project
회로설계 멘토 삼코치
₩99,000
13시간만
25%
₩74,250
초급 / Verilog HDL, FPGA, amp, circuit
5.0
(34)

디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기
회로설계 멘토 삼코치
₩269,500
13시간만
25%
₩202,120
초급 / Verilog HDL, 컴퓨터 구조, FPGA, 임베디드, amba
5.0
(121)
디지털 회로설계 직무 합격자 90%가 했던 경험! [삼성전자 현직자가 실무에서 가장 자주 쓰는 컴퓨터 구조(CPU / SRAM / CACHE / DRAM / NAND) + SoC 프로토콜 설계(FIFO / AMBA / Serial통신) 프로젝트]로 반도체 제품의 이해 + 실무 경험과 스펙 + 취업 활용법까지 얻어가세요!
초급
Verilog HDL, 컴퓨터 구조, FPGA

디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기
회로설계 멘토 삼코치
₩269,500
13시간만
25%
₩202,120
초급 / Verilog HDL, 컴퓨터 구조, FPGA, 임베디드, amba
5.0
(121)
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
설계독학맛비
₩247,500
13시간만
25%
₩185,620
초급 / Verilog HDL, FPGA, 임베디드
5.0
(154)
현업자와 함께 Verilog HDL을 이용하여 비메모리 반도체 설계의 기본 지식과 경험을 쌓아봅시다.
초급
Verilog HDL, FPGA, 임베디드
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
설계독학맛비
₩247,500
13시간만
25%
₩185,620
초급 / Verilog HDL, FPGA, 임베디드
5.0
(154)

제품부터 시작하는 인우의 반도체 CHIP 회로설계 이야기
회로설계 멘토 삼코치
무료
초급 / Verilog HDL, digital-signal-processing, circuit, verilog, analog-digital-converter
4.9
(98)
반도체(CHIP) 회로설계 직무로 삼성전자/SK하이닉스/LX세미콘/현대모비스/팹리스 회사를 준비 중이라면, '이것' 모르시면 안 됩니다!
초급
Verilog HDL, digital-signal-processing, circuit

제품부터 시작하는 인우의 반도체 CHIP 회로설계 이야기
회로설계 멘토 삼코치
무료
초급 / Verilog HDL, digital-signal-processing, circuit, verilog, analog-digital-converter
4.9
(98)

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)
설계독학맛비
₩330,000
13시간만
25%
₩247,500
중급이상 / Verilog HDL, FPGA, CNN, 임베디드
5.0
(37)
맛비와 함께 AI 하드웨어의 기본을 공부합니다. 비메모리 설계 전문가로서 좋은 AI HW를 설계하기 위한 필수 지식을 담았습니다.
중급이상
Verilog HDL, FPGA, CNN

설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)
설계독학맛비
₩330,000
13시간만
25%
₩247,500
중급이상 / Verilog HDL, FPGA, CNN, 임베디드
5.0
(37)

Verilog FPGA Program 1 (Arty A7-35T)
alex
₩110,000
13시간만
25%
₩82,500
초급 / Verilog HDL, FPGA
5.0
(14)
Verilog를 이용한 FPGA 구현
초급
Verilog HDL, FPGA

Verilog FPGA Program 1 (Arty A7-35T)
alex
₩110,000
13시간만
25%
₩82,500
초급 / Verilog HDL, FPGA
5.0
(14)

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)
설계독학맛비
₩385,000
13시간만
25%
₩288,750
중급이상 / Verilog HDL, FPGA, amba, 임베디드
4.9
(47)
설계독학과 함께 Verilog HDL을 이용하여 SoC Bus의 기본이 되는 AMBA AXI4 설계와 VIP 검증 경험을 쌓아봅시다!
중급이상
Verilog HDL, FPGA, amba

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)
설계독학맛비
₩385,000
13시간만
25%
₩288,750
중급이상 / Verilog HDL, FPGA, amba, 임베디드
4.9
(47)

Verilog FPGA Program 3 (DDR Controller, HIL-A35T)
alex
₩110,000
13시간만
25%
₩82,500
중급이상 / Verilog HDL, FPGA
4.0
(3)
강의를 통해 FPGA를 이용한 DDR Controller를 구현할 수 있습니다.
중급이상
Verilog HDL, FPGA

Verilog FPGA Program 3 (DDR Controller, HIL-A35T)
alex
₩110,000
13시간만
25%
₩82,500
중급이상 / Verilog HDL, FPGA
4.0
(3)

Verilog FPGA Program 1 (HIL-A35T)
alex
₩110,000
13시간만
25%
₩82,500
초급 / Verilog HDL, FPGA
Verilog HDL을 이용하여 FPGA 프로그램을 설계하는 강의입니다.
초급
Verilog HDL, FPGA

Verilog FPGA Program 1 (HIL-A35T)
alex
₩110,000
13시간만
25%
₩82,500
초급 / Verilog HDL, FPGA

Verilog ZYNQ Program 1 (Zynq mini 7020)
alex
₩88,000
13시간만
25%
₩66,000
중급이상 / Verilog HDL, zynq, FPGA, vivado
5.0
(4)
본 강의는 Xilinx ZYNQ 보드를 활용하는 내용입니다. 본 강의의 내용을 이해하면 Embedded_SW + User_Logic 을 이해하고 실무에 적용할 수 있는 스킬을 배우게 됩니다.
중급이상
Verilog HDL, zynq, FPGA

Verilog ZYNQ Program 1 (Zynq mini 7020)
alex
₩88,000
13시간만
25%
₩66,000
중급이상 / Verilog HDL, zynq, FPGA, vivado
5.0
(4)

Verilog FPGA Program 4 (MCU Porting, HIL-A35T)
alex
₩132,000
13시간만
25%
₩99,000
중급이상 / Verilog HDL, FPGA
FPGA 내에 MCU Core IP를 포팅(Porting)해서 사용하는 것을 구현합니다.
중급이상
Verilog HDL, FPGA

Verilog FPGA Program 4 (MCU Porting, HIL-A35T)
alex
₩132,000
13시간만
25%
₩99,000
중급이상 / Verilog HDL, FPGA

Verilog FPGA Program 2 (MicroBlaze, HIL-A35T)
alex
₩110,000
13시간만
25%
₩82,500
초급 / FPGA, MicroBlaze, Verilog HDL
Xilinx FPGA에서 MicroBlaze를 구현하는 방법을 알아봅니다.
초급
FPGA, MicroBlaze, Verilog HDL

Verilog FPGA Program 2 (MicroBlaze, HIL-A35T)
alex
₩110,000
13시간만
25%
₩82,500
초급 / FPGA, MicroBlaze, Verilog HDL
설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)
설계독학맛비
₩275,000
13시간만
25%
₩206,250
초급 / Verilog HDL, system-verilog
5.0
(5)
당신의 설계 실력을 점검받을 시간입니다. 반도체 회로설계에서 가장 중요한 언어.. 바로 Verilog 입니다. 국내외 회로설계 면접에서 실제 출제된 문제들, 직접 풀면서 Verilog 실력 자가 진단 해보세요. Verilog 코딩 테스트는 이제 선택이 아닌 필수입니다. 지방대 출신으로 시작하여 외국계 반도체 기업에 입사한 ETA 님의 실전 팁, 놓치지 마세요.
초급
Verilog HDL, system-verilog
설계독학's Verilog 마스터 Season 1 (실전 코딩 테스트 문제로 완성하는 디지털 설계 엔지니어의 커리어 도약)
설계독학맛비
₩275,000
13시간만
25%
₩206,250
초급 / Verilog HDL, system-verilog
5.0
(5)
Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)
alex
₩110,000
13시간만
25%
₩82,500
초급 / Verilog HDL, FPGA
본 강의는 DDR Memory Arbiter를 구현합니다.
초급
Verilog HDL, FPGA
Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)
alex
₩110,000
13시간만
25%
₩82,500
초급 / Verilog HDL, FPGA

Verilog FPGA Program 2 (MicroBlaze, Arty A7-35T)
alex
₩82,500
13시간만
25%
₩61,870
초급 / FPGA, MicroBlaze, Verilog HDL
5.0
(5)
Xilinx FPGA 에서 MicroBlaze를 구현하는 내용입니다.
초급
FPGA, MicroBlaze, Verilog HDL

Verilog FPGA Program 2 (MicroBlaze, Arty A7-35T)
alex
₩82,500
13시간만
25%
₩61,870
초급 / FPGA, MicroBlaze, Verilog HDL
5.0
(5)
FPGA의 기초
EasyFPGA
무료
입문 / Verilog HDL, FPGA, system-verilog
4.5
(20)
본 강의에서는 FPGA의 기본 개념과 동작 원리를 이해하고, FPGA가 갖는 장점 및 ASIC과의 차이점을 살펴봅니다. 이어 FPGA 설계 프로세스와 FPGA 세부 설계 분야에 대해, 설명합니다. FPGA 개발 툴의 종류와 역할을 알아보고, AMD FPGA 개발 툴인 Vivado 설치를 진행합니다. 간단한 예제 디자인 실습을 통해, FPGA 설계 과정을 경험합니다.
입문
Verilog HDL, FPGA, system-verilog
FPGA의 기초
EasyFPGA
무료
입문 / Verilog HDL, FPGA, system-verilog
4.5
(20)
FPGA로 배우는 실전 이더넷 시스템 구현 – TEMAC IP 기반 Gigabit 통신 설계
EasyFPGA
₩49,500
13시간만
25%
₩37,120
초급 / Verilog HDL, FPGA, ethernet, xilinx, vivado
2.7
(3)
이 강의는 AMD FPGA와 TEMAC IP를 이용해 Gigabit Ethernet 통신 시스템을 설계하는 방법을 소개합니다. Vivado에서 TEMAC IP를 생성 및 설정하고, Top 모듈과 연결하여 1Gbps 속도의 Ethernet 프레임 송수신이 가능한 하드웨어 시스템을 설계합니다. Ethernet 프로토콜의 기본 개념, 프레임 구조, 디버깅 방법(ILA, Wireshark 등)도 함께 학습합니다. ARP 응답 및 UDP 송신 RTL을 설계하고 PC에서 성능을 측정합니다.
초급
Verilog HDL, FPGA, ethernet
FPGA로 배우는 실전 이더넷 시스템 구현 – TEMAC IP 기반 Gigabit 통신 설계
EasyFPGA
₩49,500
13시간만
25%
₩37,120
초급 / Verilog HDL, FPGA, ethernet, xilinx, vivado
2.7
(3)
Basic SystemVerilog Testbench ( 회로설계 검증 )
MetaEncore
₩440,000
13시간만
25%
₩330,000
초급 / Verilog HDL, system-verilog, verification, system-verilog-dpi
5.0
(6)
시스템베릴로그(SystemVerilog) 의 기본 문법과 SystemVerilog의 클래스(Class)를 사용한 테스트벤치(Testbench) 설계 기법을 습득하게 됩니다. 또한 현업에서 사용하는 EDA Tool 인 시높시스사의 VCS를 활용하여 하드웨어 회로 설계 검증의 전체 기초 사이클을 경험하고 배울 수 있습니다. 관련 검색어 시스템베릴로그, 시스템베리로그, SystemVerilog, 베릴로그, 베리로그, Verilog, SOC, 회로설계, 회로검증, 검증, Verification, 칩설계, 칩검증, 삼성전자, 하이닉스, 신입교육, 사내교육, 시높시스, VCS, 반도체, 취업, 경력, 펩리스
초급
Verilog HDL, system-verilog, verification
Basic SystemVerilog Testbench ( 회로설계 검증 )
MetaEncore
₩440,000
13시간만
25%
₩330,000
초급 / Verilog HDL, system-verilog, verification, system-verilog-dpi
5.0
(6)
Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)
alex
₩110,000
13시간만
25%
₩82,500
초급 / FPGA, Verilog HDL
5.0
(1)
본 강의는 DDR Memory Arbiter를 구현합니다.
초급
FPGA, Verilog HDL
Verilog FPGA Program 6 - DDR Arbiter (Arty A7-35T)
alex
₩110,000
13시간만
25%
₩82,500
초급 / FPGA, Verilog HDL
5.0
(1)