
Verilog FPGA Program 5 (LVDS/Serdes, HIL-A35T)
alex
FPGA에서 LVDS(Serdes)를 구현합니다.
중급이상
verilog, FPGA
본 강의는 DDR Memory Arbiter를 구현합니다.
DDR Arbiter
Image Frame Buffer
학습 대상은
누구일까요?
Verilog 배우고 싶은신 분
FPGA 배우고 싶으신 분
ddr Arbiter 배우고 싶으신 분
선수 지식,
필요할까요?
verilog
vivado
xilinx fpga
1,576
명
수강생
62
개
수강평
120
개
답변
4.8
점
강의 평점
19
개
강의
저는 지난 20여년 동안 대기업, 중소기업에서 개발자로 일해왔고
현재는 작은 기업의 대표로 있습니다.
주요 경력사항은
Verilog HDL을 이용한 FPGA 설계
CCTV용 ISP ASIC 개발 (약 10년)
OLED Display 검사장비 개발 (약 3년)
FPGA를 이용한 장비 개발
MCU FW
STM32
PIC32
AVR, ATMEGA
DSP (TI)
Windows Application Program
Visual Studio MFC, C++
입니다.
전체
104개
해당 강의에서 제공:
지식공유자님의 다른 강의를 만나보세요!
같은 분야의 다른 강의를 만나보세요!