デバッグで学ぶ RISC-V アーキテクチャ - 3部

お知らせ 🎯

国内初のRISC-V講義ローンチを記念して30%割引クーポンを発行（先着100名）いたします。

クーポンリンク: https://inf.run/vH1PK

最新システムソフトウェア業界で
注目されているRISC-Vアーキテクチャ

最近、オープンソースベースのCPUアーキテクチャであるRISC-Vアーキテクチャが注目されています。ITに関連する報道記事やニュースを見ると、以下のような内容をすぐに確認することができます：

• nVidia、インテル、Qualcommなどのビッグテック企業がRISC-Vベースの製品（チップセット）を開発している。

• 国内でRISC-Vを活用した様々なチップを設計するスタートアップ企業が増えており、RISC-Vデバイスベースの製品を開発する比重が高まっている。

• AI半導体を設計する際、RISC-Vベースの CPUアーキテクチャを多く活用する。

• 2026年までに150億台のデバイスがRISC-Vベースでリリースされる予定である。

• 大学院（プロセッサ設計）では、RISC-V CPUを設計できるツールキットを使用して様々な研究を進行中である。

組み込みおよびシステムソフトウェア企業において、RISC-V CPUアーキテクチャを活用した製品開発の割合が高まっています。そのため、就職活動中の学生は技術面接でもRISC-Vに関する準備をしなければならない状況です。

講義を作った背景

初心者の立場からRISC-Vアーキテクチャは学習が困難です。その理由は以下の通りです：

• RISC-Vを構成する膨大な内容の中で何が重要なのかわからない

• RISC-Vを構成する内容の中で、どの機能が実戦プロジェクトに活用されるのかわからない

• RISC-Vスペック文書をいくら一生懸命読んでもすぐに理解するのは難しい

  
  

• RISC-Vを説明する用語そのものが何を意味するのか理解するのが難しい

  
  

今回の講義はデバッグで学ぶRISC-Vアーキテクチャシリーズの第3回講義として、入門者レベルを超えて高い年収を得られるレベルのシステムソフトウェア開発者になるための内容を扱います - メモリシステム（仮想メモリ、メモリバリア、キャッシュ）とHypervisor Extension機能について説明します。

講義の構成と2部、3部講義ロードマップ

今回の講義は、RISC-V全体の講義リストの中で、RISC-Vの核心機能である第3部の内容を扱います。

• 1部: RISC-V紹介、レジスタ、アセンブリ命令語、Privilege Mode (デバッグを通じて学ぶRISC-Vアーキテクチャ1部)

• 2部: 例外(Memory Abort Exception)、割り込み、PLIC (Platform-level Interrupt Controller)、呼び出し規約 (デバッグを通じて学ぶRISC-Vアーキテクチャ 2部)

• 3部: 仮想メモリシステム、キャッシュ（Cache）、フェンス（Fence）/バリア、Hypervisor extension

  
  

RISC-Vアーキテクチャ全体の講義は、ロードマップ - 'システムソフトウェア開発者のためのRISC-Vアーキテクチャ'講義で確認できます。

講義の核心的差別化ポイント

こんな内容を学びます 📕

RISC-Vアーキテクチャの主要メモリ機能を紹介し、仮想メモリシステムを構成する核心機能も紹介します。大きな図とともに分かりやすく説明します。

仮想メモリシステムの核心である仮想メモリマップを紹介します。また、カーネル空間とユーザー空間別に仮想アドレスの範囲について分かりやすく説明します。

ページテーブルを設定するsatpレジスタを説明し、メモリダンプデバッグ実習を通じて仮想アドレスの概念をわかりやすく説明します。（メモリダンプは講義資料で提供します。）

仮想アドレスとページテーブルの概念を説明し、実際のケーススタディを通じて仮想アドレスの範囲について説明します。

マルチレベルページテーブルの構造を説明し、PTE（Page Table Entry）を詳細に説明します。

マルチレベルページテーブルを通じて仮想アドレスを直接物理アドレスに変換する過程を詳細に説明します。Crash Utilityプログラムを使用して仮想アドレスを物理アドレスに変換するデバッグ実習も進行します。

SiFiveのU74コアとP550コアのMMUスペックを分析しながら、MMUの動作方式をハードウェア設計観点から詳細に説明します。

メモリリオーダリングについて説明し、メモリリオーダリングを防ぐfence命令の動作原理をわかりやすく説明します。

fence コマンドの基本構造（form）を説明し、様々なオプションを適用した fence コマンドの動作方式を詳細に説明します。

マルチコアシステム環境におけるfence命令の動作方式を説明します - fence命令を実行すると、どのような原理で他のコアに同期されるかを分析します。また、例題アセンブリ命令を分析しながらfence命令を説明します。

fence.i命令を紹介し、大きな図でfence.i命令を実行すると処理される流れまで説明します。

様々な例示アセンブリルーチンを分析しながらfence.i命令を分析します。Armアーキテクチャと比較しながらfence.i命令を分析します。

キャッシュの基本概念を説明し、キャッシュがなぜ使用されるのかについても説明します。

マルチコアシステムにおけるキャッシュの動作原理を説明し、Armアーキテクチャと比較しながらRISC-Vで定義されたキャッシュの核心フィーチャについて分析します。

キャッシュを構成する基本要素について説明し、キャッシュルックアップ（キャッシュを探していく過程）においてアドレスがどのような方式で処理されるかについて詳細に説明します。

ハイパーバイザーを紹介し、RISC-Vアーキテクチャでハイパーバイザーが実行されるPrivilegeモードを説明します。

RISC-Vアーキテクチャで定義されたHypervisor Extensionの核心機能を紹介し、Hypervisor Extensionを有効化する方法を説明します。

Guest OSで例外が発生すると、Hypervisorがこれを最初に制御する実行フローについて説明します。

書籍執筆・講義経験をもとに
誰よりも深く詳細に！

国内システムソフトウェア分野で前代未聞！「Armアーキテクチャ（Armv8-A、Armv7-A）」と「Linuxカーネル」の本を書いた著者（2冊の本がすべて大韓民国学術院優秀図書に選定）であり、国内初で海外出版社（Packt）を通じて「Reverse Engineering Armv8-A Systems」の本（英語）を執筆したグローバル著者です。何よりも最新システムソフトウェアトレンド（電気自動車、システム半導体-システムソフトウェア）を最もよく知っている現役開発者です。また、システムソフトウェア分野で最も知識普及活動を活発に行っている教育者です。

• 'Reverse Engineering Armv8-A Systems: A practical guide to Kernel, Firmware, and TrustZone analysis' 書籍（英語）著者、（Packt出版社）

• 「システムソフトウェア開発のためのArmアーキテクチャの構造と原理」（2024年、大韓民国学術院優秀図書賞）著者

• 「デバッグを通して学ぶLinuxカーネルの構造と原理」（2021年、大韓民国学術院優秀図書賞）著者

• 'プログラマース デブ コース: Linuxシステム及びカーネル専門家' メイン講師

• 2022年6月、韓国コンピュータ総合学術大会（KCC2022）- チュートリアル発表 [ftraceを利用してLinuxカーネルを征服する]

• LG電子「Linuxカーネル」及び「Armv8アーキテクチャ」社内講師（国内及び海外開発者含む) - (2020年~2024)