デバッグで学ぶRISC-Vアーキテクチャ -2部

＜お知らせ＞

2025年最新講義リニューアル

最新のRISC-Vアーキテクチャの機能と実践プロジェクトに直接適用できる有益なコンテンツを発掘し、以下の講義を追加しました。

• 「Synchronous アクセプションの仕組み」セッションを追加 (4 講義) - 07/23 (2025)

最新のシステムソフトウェア業界で
浮上するRISC-Vアーキテクチャ

最近、オープンソースベースのCPUアーキテクチャであるRISC-Vアーキテクチャが浮上しています。 ITに関するメディア記事やニュースを見ると、次のような内容をすぐに確認できます。

• nVidia、Intel、Qualcommなどのビッグテク企業でRISC-Vベースの製品（チップセット）を開発している。

• 国内にRISC-Vを活用した多様なチップを設計するスタートアップ会社が増えており、RISC-Vデバイスベース製品を開発する割合が高まっている。

• AI半導体を設計する際、RISC-VベースのCPUアーキテクチャを多く活用する。

• 2026年までに150億個のデバイスがRISC-Vベースで発売される予定だ。

• 大学院（プロセッサ設計）ではRISC-V CPUを設計できるツールキットを使って様々な研究を進めている。

組み込みおよびシステムソフトウェア企業でRISC-V CPUアーキテクチャを活用して製品を開発する割合が高まっています。だから就労生は技術面接でもRISC-Vの準備をしなければならない状況です。

講義の背景

入門者の立場では、RISC-Vアーキテクチャは学ぶのが難しいです。その理由は次のとおりです。

• RISC-Vを構成する膨大な内容の中で何が重要なのか分からない

• RISC-Vを構成する内容の中で、どの機能が実戦プロジェクトに活用されるのか分からない

• RISC-V仕様書をいくら頑張って読んでもすぐに理解しにくい

  
  

• RISC-Vを説明する用語自体が何を意味するのかわかりにくい

  
  

Armアーキテクチャと比較して、RISC-Vアーキテクチャに関連するデータは十分ではなく、RISC-Vを具体的に簡単に説明するデータが不足しているのが現実です。新開発者を含むシステムソフトウェア開発者の方々がRISC-Vを学ぶ過程で経験する困難を解消するために講義を製作することになりました。

講義の構成と1部、3部講義ロードマップ

今回の講義は、RISC-V全体の講義リストのうち、RISC-Vの中核機能である2部の内容を取り上げます。

• パート1：RISC-Vの紹介、レジスタ、アセンブリ命令、Privilege Mode（デバッグを通じて学ぶRISC-Vアーキテクチャのパート1 ）

• パート2: アクセプション(Memory Abort Exception), 割り込み, PLIC (Platform-level Interrupt Controller), Calling convention

• パート3：仮想メモリシステム、キャッシュ（Cache）、フェンス（Fence）/バリア、Hypervisor extension（デバッグを通じて学ぶRISC-Vアーキテクチャのパート3 ）

  
  

RISC-Vアーキテクチャの完全なレッスンは、ロードマップ - 「システムソフトウェア開発者向けのRISC-Vアーキテクチャ」のレッスンで確認できます。

講義の核心差別化ポイント

こんなことを学びます📕

Exceptionの基本概念を詳細に説明し、RISC-Vアーキテクチャで定義されたExceptionの重要な機能（機能）を理解しやすく説明します。

RISC-Vアーキテクチャの重要な機能であるExceptionの実行フローについて説明します。また、マシンモードとユーザーモードで構成されたシステムでの取り扱いの処理方法について詳しく説明します。

RISC-V アーキテクチャで定義された - 取り込みを引き起こした原因を示す引用コード (Exception code) を説明し、メモリアボットで取り込みが処理されるフローチャートについて説明します。

ソフトウェア開発の観点から、エクセプションやクラッシュが発生したときの実行フローを詳しく説明します。

アセンブリ命令を1行1行分析しながら、Exceptionのどのような流れにつながるかを説明します。また、受け取りが引き起こされると、スタックがどのように処理するかを説明します。

T32デバッグ実践プログラムでアセンブリ命令を実行しながら、Exceptionを実践します。例外が発生すると、どのCSR（scause、mcause）レジスタが変更されるかを詳しく説明します。

TRACE32プログラムでExceptionを引き起こす練習をしながら、Linuxカーネルで処理されるExceptionハンドラについて詳しく説明します。

RISC-Vベースのボードから受け取ったメモリダンプを分析しながら、RISC-Vアーキテクチャのアクセプションの動作を説明します。カーネルログを分析し、コールスタックを分析します。

TRACE32プログラムを使用してページテーブルのデバッグ実習を進めます。これにより、エクセプションを引き起こした原因について具体的に把握します。

RISC-Vアーキテクチャで定義されている割り込みコントローラの基本的な動作方法について説明します。 PLICとCLICの構造をわかりやすく説明します。

割り込みに関するアクセプションコードをレビューし、PLIC（Platform Level Interrupt Controller）の構造を説明します。

PLICを構成するコアハードウェアコンポーネントについて説明し、PLICを制御するCSRレジスタについてわかりやすく説明します。

RISC-Vアーキテクチャで導入されたCalling Convention（関数呼び出し規約）について説明し、Calling Conventionをサポートするレジスタをレビューします。

関数に渡される引数の処理方法の大きな図を説明します。

RISC-V アーキテクチャの Calling convention (関数呼び出し規約) をサポートするアセンブリ命令を分析します。また、サンプルアセンブリ命令も分析します - c.sdsp命令解析

RISC-V アーキテクチャの Calling convention (関数呼び出し規約) をサポートするアセンブリ命令を分析します。また、サンプルアセンブリ命令も分析します - c.ldsp命令解析

RISC-V アーキテクチャの Calling convention (関数呼び出し規約) をサポートするアセンブリ命令を分析します。また、サンプルアセンブリ命令も分析します - c.ldsp命令解析

TRACE32 デバッグ実習で壊れたコールスタックを復元する実習を進めます。

TRACE32 デバッグ実習で、スタックオーバーフローで誘発されたメモリダンプ解析を行います。

本の執筆/講義の経歴に基づいて
誰よりも深く詳細に！

国内システムソフトウェア分野で専務後務限！ 「Armアーキテクチャ（Armv8-A、Armv7-A）」と「Linuxカーネル」の本を書いた著者（ 2冊の本とも大韓民国学術院優秀図書に選定）であり、国内初で海外出版社（Packt）を通じて「Reverse Engineering Armv8-A Systems 」 。何よりも最新のシステムソフトウェアトレンド（電気自動車、システム半導体 - システムソフトウェア）を最もよく知っている現代開発者です。また、システムソフトウェア分野で最も知識の伝播活動を活発にする教育者です。

• 'Reverse Engineering Armv8-A Systems: A practical guide to Kernel, Firmware, and TrustZone analysis'本(英語) 著者, (Packt 出版社)

• 「システムソフトウェア開発のためのArmアーキテクチャの構造と原理」（ 2024年、大韓民国学術院優秀図書上）著者

• 「デバッグを通じて学ぶLinuxカーネルの構造と原理」 （ 2021年、大韓民国学術院優秀図書上）著者

• 「プログラマスデブコース： Linuxシステムとカーネルの専門家」メインインストラクター

• 2022年6月、韓国コンピュータ総合学術大会（KCC2022） - チュートリアル発表 [ftraceを利用してLinuxカーネルを征服する]

• LG電子「Linuxカーネル」および「Armv8アーキテクチャ」社内講師（国内および海外開発者を含む） - (2020年～2024)