デバッグで学ぶRISC-Vアーキテクチャ - 第3部

お知らせ 🎯

国内初のRISC-V講座のリリースを記念して、30%割引クーポンを発行（先着100名様）いたします。

クーポンリンク: https://inf.run/rGFpZ

最新のシステムソフトウェア業界で
注目を集める RISC-Vアーキテクチャđang nổi lên

最近、オープンソースベースのCPUアーキテクチャであるRISC-Vアーキテクチャが注目を集めています。IT関連のメディア記事やニュースを見ると、以下のような内容をすぐに確認することができます。

• nVidia、インテル、クアルコムといったビッグテック企業でRISC-Vベースの製品（チップセット）を開発している。

• 国内でRISC-Vを活用した多様なチップを設計するスタートアップ企業が増えており、RISC-Vデバイスベースの製品を開発する比率が高まっている。

• AI半導体を設計する際、RISC-VベースのCPUアーキテクチャが多く活用されている。

• 2026年までに150億個のデバイスがRISC-Vベースでリリースされる予定だ。

• 大学院（プロセッサ設計）では、RISC-V CPUを設計できるツールキットを使用して、さまざまな研究を進めている。

組み込みおよびシステムソフトウェア企業において、RISC-V CPUアーキテクチャを活用して製品を開発する比率が高まっています。そのため、就職活動生は技術面接でもRISC-Vに関する準備をしなければならない状況です。

講義を制作した背景

初心者にとってRISC-Vアーキテクチャは学ぶのが難しいです。その理由は以下の通りです：

• RISC-Vを構成する膨大な内容の中で、何が重要なのかわからない

• RISC-Vを構成する内容のうち、どの機能が実戦プロジェクトで活用されているのか分からない

• RISC-Vのスペック文書をいくら熱心に読んでも、すぐには理解しにくい。

  
  

• RISC-Vを説明する用語そのものが、どういう意味なのか理解しにくい

  
  

今回の講義はデバッグで学ぶRISC-Vアーキテクチャシリーズの3番目の講義で、入門レベルを超えて高年収を狙えるレベルのシステムソフトウェア開発者になるための内容を扱います。メモリシステム（仮想メモリ、メモリバリア、キャッシュ）とHypervisor Extension機能について解説します。

グローバルな実務経験で検証されたRISC-V専門家による講義

1. Linux Plumbers Conference 発表：Debugging RISC-V Kernel Crashes（2025年12月）

(出典: https://www.youtube.com/watch?v=LNih2OdEcYo&t=1s)

2. 著書：Practical Debugging for Embedded RISC‑V (グローバルPackt出版社 - 2026年11月出版予定)

(出典: https://www.amazon.com/Practical-Debugging-Embedded-RISC%E2%80%91V-RISCV-Based/dp/1806699354/)

講義の構成と第2部、第3部講義のロードマップ

今回の講義は、RISC-Vの全講義リストの中で、RISC-Vの核心機能である第3部の内容を扱います。

• 第1部：RISC-Vの紹介、レジスター、アセンブリ命令、Privilege Mode（デバッグを通じて学ぶRISC-Vアーキテクチャ 第1部）

• 2部：エクセプション（Memory Abort Exception）、割り込み、PLIC（Platform-level Interrupt Controller）、Calling convention（デバッグを通じて学ぶRISC-Vアーキテクチャ 2部）

• 3部：仮想メモリシステム、キャッシュ(Cache)、フェンス(Fence)/バリア、Hypervisor extension

  
  

RISC-Vアーキテクチャの全講義は、ロードマップ - 'システムソフトウェア開発者のためのRISC-Vアーキテクチャ' 講義でご確認いただけます。

講義の主な差別化ポイント

こんな内容を学びます 📕

RISC-Vアーキテクチャの主要なメモリ機能を紹介し、仮想メモリシステムを構成する核となる機能も紹介します。全体像とともに分かりやすく解説します。

仮想メモリシステムの核心である仮想メモリマップを紹介します。また、カーネル空間とユーザー空間ごとの仮想アドレスの範囲について、分かりやすく説明します。

ページテーブルを設定するsatpレジスタについて説明し、メモリダンプデバッグの実習を通じて仮想アドレスの概念を分かりやすく説明します。（メモリダンプは講義資料で提供されます。）

仮想アドレスとページテーブルの概念を説明し、実際のケーススタディを通じて仮想アドレスの範囲について説明します。

マルチレベルページテーブルの構造を説明し、PTE (Page Table Entry) について詳細に説明します。

マルチレベルページテーブルを通じて仮想アドレスを物理アドレスに直接変換する過程を詳細に説明します。Crash Utilityプログラムを使用して仮想アドレスを物理アドレスに変換するデバッグ実習も行います。

SiFiveのU74コアとP550コアのMMUスペックを分析しながら、MMUの動作方式をハードウェア設計の観点から詳細に説明します。

メモリーリオーダリングについて説明し、メモリーリオーダリングを防止するfence命令の動作原理を分かりやすく説明します。

fence命令の基本構造（form）を説明し、多様なオプションを適用したfence命令の動作方式を詳細に説明します。

マルチコアシステム環境におけるfence命令の動作方式を説明します。fence命令を実行すると、どのような原理で他のコアと同期されるのかを分析します。また、例題のアセンブリ命令を分析しながらfence命令を説明します。

fence.i命令を紹介し、大きな流れとしてfence.i命令を実行した際に処理されるフローまで説明します。

様々な例のアセンブリルーチンを分析しながら、fence.i命令を分析します。Armアーキテクチャと比較しながら、fence.i命令を分析します。

キャッシュの基本概念を説明し、キャッシュがなぜ使用されるのかについても説明します。

マルチコアシステムにおけるキャッシュの動作原理を説明し、Armアーキテクチャと比較しながらRISC-Vで定義されたキャッシュの核となる機能について分析します。

キャッシュを構成する基本要素について説明し、キャッシュルックアップ（キャッシュを検索するプロセス）においてアドレスがどのような方式で処理されるかについて詳細に説明します。

ハイパーバイザを紹介し、RISC-Vアーキテクチャにおいてハイパーバイザが実行されるPrivilegeモードについて説明します。

RISC-Vアーキテクチャで定義されたHypervisor Extensionのコア機能を紹介し、Hypervisor Extensionを有効にする方法を説明します。

Guest OSで例外が発生した際に、Hypervisorがそれを先に制御する実行フローについて説明します。

執筆・講義の経験をもとに
誰よりも深く詳細に！

国内のシステムソフトウェア分野において前代未聞！「Armアーキテクチャ（Armv8-A、Armv7-A）」と「Linuxカーネル」の本を執筆した著者（2冊とも大韓民国学術院の優秀図書に選定）であり、国内初めて海外出版社（Packt）を通じて"Reverse Engineering Armv8-A Systems"の本（英語）を執筆したグローバル著者です。何よりも最新のシステムソフトウェアトレンド（電気自動車、システム半導体-システムソフトウェア）を最も熟知している現役の開発者です。また、システムソフトウェア分野で最も活発に知識共有活動を行っている教育者でもあります。

• 'Reverse Engineering Armv8-A Systems: A practical guide to Kernel, Firmware, and TrustZone analysis' 著者（英語書籍）、(Packt 出版社)

• 'システムソフトウェア開発のためのArmアーキテクチャの構造と原理' (2024年、大韓民国学術院 優秀図書賞) 著者

• 'デバッグを通じて学ぶLinuxカーネルの構造と原理' (2021年、大韓民国学術院 優秀図書賞) 著者

• 'プログラマーズ・デブコース：Linuxシステムおよびカーネル専門家'メイン講師

• 2022年6月、韓国コンピュータ総合学術大会 (KCC2022) - チュートリアル発表 [ftraceを利用してリナックスカーネルを征服する]

• LG電子「リナックスカーネル」および「Armv8アーキテクチャ」社内講師（国内および海外開発者を含む） - （2020年〜2024年）