173만명의 커뮤니티!! 함께 토론해봐요.
해결됨
[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
안녕하세요 FND 제어 코드를 작성해 LED가 켜지는지 확인중에 있습니다. 다른 문의 글을 보니 74HC595D 칩으로 이루어진 모듈을 사용하면 SCLK을 기본 low로 설정해야한다는 것을 확인했습니다. 해당 내용을 통해서 SCLK과 RCLK을 모두 low로 설정하고 아래와 같이 코드를 구성하였는데도 동작하지 않아 문의드립니다. 제 코드가 잘못되었거나 추가 조치방법이 있나요?
미해결
자동차 SW - UDS 진단통신 정복하기
학습을 하다가 궁금한 사항이 하나 생겼습니다. 진단통신 관련 서비스들을 배우게 되면, 함수들을 CAPL에서 프로그래밍을 작성하여 진단을 하게 되는 건가요? 아님 다른 C언어나 리눅스를 이용해서 진단을 하나요? 엄청 초보적인 질문인데 궁금해서 여쭤봅니다.
미해결
설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)
강의를 늦게 듣거나 여러번 보고 싶어서 강의 연장 요청을 하려고 하는데 가능할까요
미해결
설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)
안녕하세요 🙂 맛비님! FPGA 13장 수강 후 질문이 있어 글 남겨요! 13장 28분 즈음을 보면, Vitis(=PS) 를 통해 13이라는 값을 Bram에 Write 하여 0번지 주소에 "8c29664c" 값이 들어오는 것을 확인하였는데요. 여기서, BRAM 에 정보 ( Address , Data ) 를 바탕으로 PL 로직에서 Source Code 를 작성하여 기능 구현을 하려고 합니다. ( 예를 들어 BRAM 0번지 Address 에 "8c29664c" Data 가 저장되면 LED On , 다른 값일 경우 Off..) 혹시 이러한 동작으로도 사용이 가능할까요? 사용 가능하다면, 설정 방법을 알려주시면 도움이 될 것 같습니다.
미해결
설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)
안녕하세요 🙂 [1. 질문 챕터] : [HDL 22장] 모듈간의 정확한 Data 전달을 위한 Valid / Ready Handshake I/F - 실습편 1~5분 basic module에서 [2. 질문 내용] : Valid / Ready Handshake I/F란 valid신호와 ready신호가 동시에 1일때만 데이터가 전달이 되게 하는 인터페이스인테 어떤 부분이 ready신호와 valid신호가 handshake일어나는 부분을 의미하는지 이해가 안갑니다. m_ready가 1이기만 하면 아래 플립플롭에서 S_data가 무조건 출력되서 valid신호와 관계없이 데이터가 전달되지 않나 싶습니다. [3. 시도했던 내용, 그렇게 생각하는 이유] : 동시에 1 이여야만 된다라는 내용이 있으려면 적어도 and gate가 하나는 있어야하지 않나요?
해결됨
[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 자주 묻는 질문에 혹시 답이 있을 수 있어요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 제 노트북이 lenovo e15 인데 usb 허브를 연결한다음 st link와 보드를 usb 허브에 연결하면 장치관리자에서 인식을 못합니다 ㅠ 자꾸 장치연결 실패라고 하네요. 드라이버까지 설치햇는데 왜그런지 잘모르겟습니다. 이상하게 제 pc에서는 잘됩니다... ㅠ 혹시 원격으로도 도움을 받을수있을까요?
해결됨
[AUTOSAR] 신입사원에게 들려주는 AUTOSAR기초 개념 완성
존버매니아님의 강의들을 수강하고 있습니다. 이번 오토사 강의도 굉장히 만족하다보니 BSW 강의도 얼른 만나보고 싶습니다. 혹시 언제쯤 강의를 내실 계획이 있으신지 알려주시면 감사하겠습니다 ㅎ
미해결
[AUTOSAR] 신입사원에게 들려주는 AUTOSAR기초 개념 완성
강의 마지막에 composition은 개념적인 묶음일 뿐, code에 아무 영향을 미치지 않는다고 설명해주셨는데, 그렇다면 composition은 arxml 에만 정의되며 tool 에서만 볼 수 있는 개념인건가요?
해결됨
[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
QR로 받는 방법도 있지만, 유료 수강하신 분들은 제가 강의 자료에 올려 놨어요. 섹션 3에 전류가 무엇인가요에 자료가 있습니다. => 여기를 못찾겠습니다.
해결됨
[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
설명해주실때 보이는 PPT 자료를 받아볼 수 있을까요? 따로 제작해주시지 마시고, 그냥 그 상태도 괜찮습니다. 아님 그냥 텍스트 만이라도 괜찮습니다. 적으며 진행하려고 하니, 시간도 더 걸리고 해서요. 적지 않은 금액의 유료 강의이고, 요즘은 간단하게라도 강의내용을 알려주시는 곳도 많아서, 부탁드려봅니다.
미해결
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
vivado &쓰고 enter을 치면 이런 화면이 나옵니다.
미해결
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
안녕하세요 🙂 download를 시작하고 계속 이렇게 error가 뜨는데 이거 고칠 방법이 있나요? ==================
해결됨
[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요! - 먼저 유사한 질문이 있었는지 검색해보세요. - 자주 묻는 질문에 혹시 답이 있을 수 있어요. - 서로 예의를 지키며 존중하는 문화를 만들어가요. - 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. 문제상황 : VCC와 GND만 연결한 경우에도 FND의 빛이 출력되지 않습니다.(단자 연결/해제를 반복하다보면 출력되는 경우도 있는데 비정상적인 출력만 나옵니다)(사진첨부드립니다.) STM32F103의 3.3V핀과 FND의 VCC 연결, STM32F103의 GND핀과 FND의 GND 연결 멀티미터기를 이용해 FND의 VCC와 GND를 찍고 4.3V 직류가 흐르는것을 확인했습니다 저 상태에서 PB13~15 핀을 GPIO 세팅하고 FND의 SCLK,RCLK,DIO도 추가로 연결한 후에 19강 강의 내용대로 소스코드를 작성하고 디버깅을 해보았으나 LED에 출력되는 빛은 없었습니다.
미해결
[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
spi 통신에서 선생님처럼 1엣지로 설정하고 진행하였을 때 작동이 되지 않았습니다. 그래서 2엣지로 바꿔서 작동하는데 성공시켰습니다. 이런 경우는 어떤 문제가 있었던 걸까요? 그리고 hspi2의 주소를 넘길 때 static SPI_HandleTypeDef *mhspi;를 사용하셨는데 static을 제거해도 작동이 되었습니다. static의 목적에 대해서 알고 싶습니다.
해결됨
[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
섹션 13의 멀티미터기 사용방법2 강의에서 GND와 PA3를 측정하는데, 측정할 때마다 usb연결이 끊어져서 한번 측정하고 꺼지면 다시 연결해야되는 상황입니다. GND와 3V측정할 때 값도 잘 나왔고 쇼트테스트도 잘되는데 디버깅 상황에서 직류 측정할 때만 usb가 끊어졌다가 적색 흑색 테스트리드를 떼면 다시 usb가 연결됩니다. 혹시 원래 그런건지 아니면 무슨 문제가 있는건지 궁금합니다.
미해결
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
안녕하세요 맛비님. [HDL 3장] reset과 관련하여 질문있습니다. https://aifpga.tistory.com/entry/Verilog-HDL-QA-021-reset%EC%9D%84-negative%EB%A1%9C-%EC%A3%BC%EC%8B%9C%EB%8A%94-%EC%9D%B4%EC%9C%A0%EA%B0%80-%EB%AD%90%EC%A3%A0-positive%EC%97%90%EB%8A%94%EC%9D%B4%EB%AF%B8-clk%EC%9D%B4-%ED%95%A0%EB%8B%B9%EB%90%98%EC%9E%88%EC%96%B4%EC%84%9C%EA%B7%B8%EB%9F%B0%EA%B0%80%EC%9A%94 맛비님께서 올려주신 포스트 내용을 보면 Xilinx에서는 synchronous active-high reset을 권장 한다고 되어있습니다. 제가 궁금한 점은 이 synchronous active-high reset 핀을 실제로 FPGA가 있는 PCB 보드의 어떤 신호에서 연결되어야 하는 것인지 입니다. 인터넷에 다른 유저들의 FPGA 프로젝트들을 보면 보통 푸쉬버튼 스위치를 리셋 입력으로 받아오는 경우가 종종 있는 것 같습니다만, 제 생각에는 동기식 reset 입력으로 푸쉬버튼과 같은 비동기적 신호를 연결할 경우 CDC 문제가 발생할 수 있지 않을까 생각이 들었습니다. 특히 Multi-clock 으로 되어 있는 프로젝트의 경우에는 이러한 문제가 더 심각할 것 같습니다. 혹시 synchronous reset을 사용하는 경우 추가적인 2 stage F/F을 이용해서 async reset을 sync reset으로 동기화해주는 모듈을 구현해야 하나요? 맛비님께서는 synchronous reset의 I/O constraint를 어떻게 설정하시는지 궁금 합니다. 안녕하세요 🙂 [1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수 있게 표기 부탁 드려요. [2. 질문 내용] : eg) 질문 내용을 자유롭게 작성해주시면 되겠습니다 🙂 [3. 시도했던 내용, 그렇게 생각하는 이유] : eg) 설치영상은 이렇게 시도했는데 안되더라 or 본인의 생각을 적어주세요. (실습 내용 중에 이해가 안되거나 잘못된 내용이 있는데, 이러 이러한 근거로 나는 이렇게 생각합니다.) ================ 다음 내용은 읽어보시고 지우시면 됩니다.================= 질문 내용을 작성해주실 때, 위의 3단계 로 제가 이해할 수 있게 작성해주시면 정확한 답변을 드릴 수 있을 것 같아요!! 현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ) 강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등) 이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요) 개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등.. 글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.) 서로 예의를 지키며 존중하는 문화를 만들어가요. 질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! ) 먼저 유사한 질문이 있었는지 검색해보세요. 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요. ==================
미해결
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
안녕하세요 🙂 vivado설치 강의를 보고 있는데 vi /root/.Xilinx/install_config.txt 를 치면 ~표시만 나타나요.
미해결
설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)
안녕하세요 🙂 공유해주신 코드파일 중 최종 PRJ코드 질문 드립니다 PRJ-HW-matbi_dma_ip- matbi_dma_wrapper 여기서 파라미터 설정에 의문이 있습니다! parameter integer C_M00_AXI_DATA_WIDTH = 32 로 설정하는 이유가 궁금합니다~! (제 생각에는 64일 것 같았습니다!)
해결됨
[임베디드 입문용] 임베디드 개발은 실제로 이렇게 해요.
공부를 하던중에 핸들러라는것이 많이 보이는데 정확이 무슨역할인지 잘 모르겠고 왜 정해주는지 모르겠습니다
미해결
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
sudo apt-get update 명령어를 실행했는데 다음과같이 에러가 나오면서 진행되지않습니다.. 어떻게 해결해야되는지 알려주실수 있으신가요..?
