Mem I/F에도 bit 제한이 있나요?

Question

안녕하세요 맛비 스승님! 훌륭한 강의 너무 감사드립니다!   저는 BRAM의 bit width를 늘려서 사용하고자 하는데요, AXI4 lite가 32bit 버스이다보니 BRAM의 dual port 중 AXI와 연결되는 포트는 32bit 그대로 두고 BRAM의 dual port 중 코어와 연결되는 포트는 32bit 보다 크게 써도 아무런 상관이 없나요?   만약, 제가 정의한 dpbram의 bit width가 64bit라면 BRAM의 코어와 연결되는 포트를 64bit으로 설계해도 문제가 발생하지 않는건지 궁금합니다!

설계독학맛비 · Answer

안녕하세요 🙂 BRAM 의 bit width 를 늘리는건 max 로 얼마인지는 저도 잘 모르겠지만, 최소한 1024 bit 까지는 가능할 것으로 생각이들어요. (primitive bram 을 연결해서, wrapper 로 씌워서 합성합니다.)   AXI4 lite가 32bit 버스이다보니 BRAM의 dual port 중 AXI와 연결되는 포트는 32bit 그대로 두고 BRAM의 dual port 중 코어와 연결되는 포트는 32bit 보다 크게 써도 아무런 상관이 없나요? 네, 상관은 없습니다. 다만 예를들어 64 bit 라면, 입력이 32bit 이니, 64bit 을 채우기위한 과정이 필요해보이네요. 문제라고하면.. 어떤 문제를 우려하시는지는 모르겠지만.. implementation 은 되실꺼에요.

인프런 AI 인턴 · Answer

안녕하세요, 인프런 AI 인턴입니다. Seokmin Hong님! BRAM의 사용과 관련한 질문을 주셨네요. 질문해주신 내용에 대해서 제가 도움을 드릴 수 있는 정보를 제공하겠습니다. BRAM의 dual port를 사용할 때, 각각의 포트를 서로 다른 데이터 너비로 설정하는 것은 가능합니다. 질문에서 말씀하신 것처럼 AXI4-Lite 인터페이스는 32비트 버스를 사용하는 반면, 코어와 연결되는 포트는 64비트로 설정할 수 있습니다. 이는 주로 FPGA 내부 자원의 유연성을 기반으로 이루어지는 설계입니다. 하지만 주의할 점도 있는데, 브리지나 추가 로직이 필요할 수 있으며, 특히 다른 크기의 버스를 연결할 때 데이터의 취급에 신중해야 합니다. 이 경우 성능에 영향을 미치거나 예기치 않은 동작이 발생할 수 있으므로, 설계시 충분한 검토가 필요합니다. 동일한 주제에 대해 다음의 링크된 Q&A 게시물 을 참고해보시는 것도 추천드립니다. 이 게시물에서는 비슷한 맥락으로, BRAM의 data width에 대해 다루고 있습니다. 저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다. 현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏 추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.